Preguntas con etiqueta 'artix-series-fpga'

1
respuesta

¿Cómo implementar el protocolo 8b10b en / decoding entre dos FPGA?

Estoy usando dos FPGA de Xilinx (uno Kintex 7 y uno Artix 7). El Kintex 7 está vinculado a su propio sistema (el software OPAL-RT, es un software de simulación que es un complemento de Simulink que permite que los datos se envíen a un FPGA a tra...
1
respuesta

Cómo usar LVCMOS18 (1.8V I / O) en Artix 7 (placa de evaluación Arty)

Estoy usando el panel de evaluación ARTY 7 de Digilent que usó el empaque Artix-7 x35AT cpg324. Utilizando uno de los bancos de E / S de propósito general, quiero configurarlo para una configuración de 1.8V. (Estoy usando esto para SPI de 3 cabl...
2
respuestas

¿Enviar un reloj dividido a través de un pin de reloj no dedicado?

Soy moderadamente nuevo en los FPGA, y ahora mismo estoy trabajando en el código para interactuar con un DAC. Estoy usando this PMOD DAC, y un Nexys 4 DDR fpga. En este momento, los estoy conectando a través del encabezado JB PMOD. El DAC...
1
respuesta

Vivado Artix-7 Ignorando mi código

Soy nuevo en este sitio, así que discúlpeme si mi pregunta no es normal o un poco tonta. Sin embargo, estoy teniendo una situación extraña en la que Vivado 2015.4 parece estar optimizando mi código y eliminando partes del mismo que considera que...
1
respuesta

Artix - Estándar de E / S de especificación de voltaje 7

Quiero diseñar un PCB para la creación de prototipos FPGA. Por favor, ayúdeme a entender si necesito suministrar estos voltajes y ¿por qué? Vref Vrefp Vin Estos voltajes provienen de la hoja de datos de Artix-7. enlace Estoy usando el FP...
1
respuesta

diseño de ram síncrono de puerto único 32x32 usando verilog in vivado hls

en el código verilog a continuación: module mem_try( clk, addr, data_in, rd, wr, data_out ); parameter addr_length=32,data_width=32,ram_depth= 1 << addr_length; input [data_width-1:0...
1
respuesta

¿Hay alguna ventaja en mi optimización de circuito secuencial?

Estoy tratando de crear un juego de serpientes en un Xilinx Artix7 FPGA, y una de las cosas que quiero comprobar es si la serpiente ha chocado consigo misma. Necesito realizar esta comprobación entre las actualizaciones del juego para saber en l...
1
respuesta

Conector SATA para transceptores GTP [cerrado]

Tengo una placa Artix7 con 4 conectores SATA , quiero usar estos conectores para el transceptor GTP, solo conectores y no quiero usar SATA protocolo, en realidad no sé cómo escribir el archivo XDC para mis conectores SATA, ¿debo cambiar el...
0
respuestas

Generar Bitstream lleva mucho tiempo en Vivado

Esta pregunta puede sonar muy simple, pero el código que escribí para un sumador de pantalla de siete segmentos con pulsadores en VHDL demora tanto en generar un flujo de bits. Reinicié y volví a intentarlo varias veces, pero ya han pasado aprox...
1
respuesta

Configuración de ADS1216 para usar IDAC

Primero, ¿alguien ha usado este chip ADS1216 y la función IDAC en el chip? En muchas ocasiones he intentado que los IDAC funcionen en el ADS1216 y no tengo éxito. Estoy usando un FPGA (artix-7 w / Vivado 2016.4) para interactuar con el ADS121...