Preguntas con etiqueta 'fpga'

3
respuestas

Velocidad de varios prototipos de sistemas para electrónica digital

Me gustaría recibir algunos consejos sobre las frecuencias de señal digital con las que podría trabajar para proyectos de pasatiempos. Le pregunté a esta pregunta reciente sobre cómo interactuar con una chip de memoria de una fpga como un p...
2
respuestas

Combinar un par diferencial en una señal

Tengo un LVDS ADC conectado a un FPGA de Altera Cyclone IV. Los pines de datos vienen en 7 canales de par diferencial, para un total de 14 pines. Aunque cada par diferencial es físicamente 2 pines, mi código de Verilog solo espera una señal...
3
respuestas

¿Cómo puedo averiguar la velocidad de un UART desconocido?

Así que tengo una pieza de hardware que soy ingeniería inversa. Creo que he encontrado un UART en el tablero. Tengo un FPGA conectado a él que simplemente lo hace: ExtTX <= PCRX; PCTX <= ExtRX; De esta manera, teóricamente, puedo mane...
3
respuestas

¿Cómo puedo implementar un simple, solo Q, D-latch usando VHDL?

Acabo de comenzar con VHDL hoy y soy el tipo de persona que solo puede aprender haciendo cosas, así que después de hacer algunas puertas básicas en VHDL, intenté hacer un simple D-latch (sin señal de reloj), sin embargo sin éxito. Recibo todo ti...
3
respuestas

¿Es aceptable la teoría de operación detrás de mi diseño de FPGA?

(Esta pregunta está algo relacionada con una pregunta anterior mío.) Estoy tratando de usar un FPGA para conducir una tira de LED que contiene varios circuitos integrados WS2801. ( hoja de datos WS2801 ) La premisa operativa del WS2801 es s...
2
respuestas

¿Cuál es el estándar de E / S para las líneas de datos PCIe?

Estoy ingresando la información de los pines de mi diseño de FPGA utilizando el PinPlanner de Altera Quartus II. Uno de los componentes de mi diseño es PCIe, y estoy teniendo problemas para entender el "estándar de E / S" asociado con los pines...
5
respuestas

Recuento de impulsos afectado por la sonda del osciloscopio

Como se muestra en el diagrama de bloques a continuación. Genero un reloj de 128 KHz y una secuencia de pulsos conocidos en 10 ms (el temporizador de 10 ms se implementa en el contador de impulsos al dividir los 128 KHz por 1280) y los envío al...
2
respuestas

¿Cómo generar esperar hasta que la división termine en verilog?

Estoy usando un módulo de división que tiene dos señales distintas a las entradas "ir" para indicar el inicio de la división. "hecho" para indicar parada de división. Se están tomando aproximadamente 300 ciclos de reloj para que la división se c...
1
respuesta

Lectura y procesamiento de más de 32 canales ADC a altas frecuencias

Para un proyecto necesito muestrear 32 o más fotoresistores a la vez y devolver una ID y un valor del fotoresistor más brillante a través de alguna comunicación (i2c, serial, etc. realmente no me importa) Estoy luchando con la forma de leer tant...
2
respuestas

2 puertos Ethernet y un FPGA

Necesito desarrollar un esquema de cifrado de Ethernet. Todo lo que hay que hacer es tomar la entrada de Ethernet y cifrar los paquetes y enviarlos a la salida de Ethernet. ¿Hay alguna manera de que pueda hacer esto por $ 35 por pieza? ¿Qué tal...