He reunido una estimación del uso de energía para la placa FPGA que estoy desarrollando y estos son los números:
Voltage Expected Current Possible Supply? Notable Peripherals
1.2V 1.578 A 2A 3A...
El manual Basys3 (un FPGA de Digilent) dice que las salidas analógicas VGA pueden manejar entre 0 y 0.7 voltios.
¿Alguien sabe si, desde una perspectiva puramente analógica, esto puede impulsar el "componente de video", o el video en YPbPr, u...
Encontré muchas publicaciones que dicen que el bloqueo inicial no se puede sintetizar en Verilog HDL . Incluso seguí la referencia estándar ( enlace ).
Personalmente uso restablecer para inicializar cualquier contenido en bloques de memo...
Tengo uno de estos bucles de bloqueo de fase digitales comunes que compara la frecuencia y la fase con un VCO (oscilador local) a través de un bucle de bloqueo de fase. No pude entender por qué la Figura (2) (A) y la Figura (2) (B) parece...
Tengo una pregunta de diseño lógico / Verilog sintetizable. Mi pregunta es más lógica que la sintaxis.
Deseo implementar algún tipo de enrutador que tenga tres puertos de entrada / salida de UART RS232 dúplex completo, que se envían paquetes...
Los diseños FPGA pueden contener RTL junto con bloques IP. Estos bloques de IP probablemente serán del proveedor del FPGA. Los ejemplos de dichos bloques de IP son la creación de instancias de FIFO de reloj dual, bloques matemáticos de punto flo...
Yo y un grupo de estudiantes estamos construyendo un UAV y queremos poner una cámara de alta calidad (es decir, una lente decente de ~ 100 mm) e interconecta las imágenes con el procesamiento a bordo. Busqué una cámara con interfaz USB o cualq...
¿Conoce algún software que pueda usarse para verificar automáticamente una forma de onda medida (desde un analizador lógico / alcance) contra alguna especificación? Por ejemplo, medí un poco de pulso con un analizador lógico y el programa puede...
En un diseño, un pin de reloj externo activa un flip-flop, donde la salida va a un pin de datos externo.
Utilizando Xilinx ISE, ¿cómo puedo especificar una restricción de tiempo, por lo que la salida debe mantenerse durante un breve período d...
Estoy haciendo un diseño de FPGA utilizando una interfaz T2080 MPC con un Altera Cyclone V FPGA. El objetivo es usar mi FPGA para bombear otros 2 FPGA en la misma placa.
Necesito crear un esquema que le permita al Cyclone FPGA extraer datos d...