Preguntas con etiqueta 'fpga'

3
respuestas

Multisim y eligiendo una placa FPGA

Hace un par de años en mi clase de electrónica digital, diseñamos circuitos en NI Multisim y luego usamos Xilinx Impact para colocarlo en una placa FPGA a través de USB. Ha pasado un tiempo desde que lidié con esas cosas y nuevamente estoy in...
1
respuesta

¿Cuándo y cómo separar Control y Datapaths para los diseños de hardware?

¿Debemos separar siempre el control y la ruta de datos durante la programación del hardware? ¿Hay alguna ventaja? En caso afirmativo, ¿cuál es la metodología básica seguida para esta estrategia? Estoy tratando de conectar una tarjeta SDHC con FP...
1
respuesta

¿Qué opciones existen para verificar el componente esclavo Avalon-MM?

Estoy escribiendo un esclavo Avalon-MM. Se conectará a Nios II como dispositivo maestro. ¿Qué opciones existen para escribir testbench para ello? Debo estar seguro de que un maestro de Avalon-MM pueda leerlo / escribirlo correctamente. Me he...
1
respuesta

VHDL - El subtipo o tipo tiene rango nulo

¿Cuál es el significado de la siguiente advertencia (presentada por Quartus)? Warning (10445): VHDL Subtype or Type Declaration warning at someFile.vhd(32): subtype or type has null range La línea de código ofensiva es: -- Drive unused l...
2
respuestas

Desarrollo de hardware en FPGA con chip de controlador de LED

Le pregunté a las TI TLC5944 preguntas relacionadas con el controlador de LED aquí , here y here En realidad inicialmente se suponía que simulaba el siguiente diseño. También tuve que simular la funcionalidad del controlador (ya que el...
1
respuesta

SRAM funciona con ciclos de lectura cortos, falla con ciclos más largos

Observo un comportamiento bastante extraño de un IS62WV51216BLL-55TLI chip SRAM conectado a un FPGA. Cuando lo ejecuto con los ciclos de lectura más cortos posibles, funciona como se esperaba: (aquí,leíelvaloresperado0xCF9C3063.Untickes6.2...
2
respuestas

¿Puedo usar la señal de bloqueo de xilinx PLL como reinicio?

Me gustaría hacer una señal de reinicio. ahora estoy usando xilinx pll y encontré esa señal de LOCKED_OUT. ¿Puedo usar esa señal LOCKED_OUT para restablecer mi fpga? El siguiente es un ejemplo de mi idea de la pregunta. pll100 u_pll100(...
2
respuestas

Interrupción de FPGA en FreeRTOS

Estoy usando freeRTOS en Zedboard. Soy capaz de habilitar la interrupción PL-PS en el programa de metal abierto. Realmente no pude encontrar ninguna documentación / tutorial sobre cómo vincular FreeRTOS y el sistema de interrupción PL. Actualmen...
2
respuestas

El divisor de frecuencia funciona solo para algunos divisores (Verilog en Lattice iCEstick FPGA)

Estoy tratando de construir un divisor de frecuencia en un iCEstick de Lattice usando Verilog (con yosys, arachne-pnr, y icepack / iceprog): module demo(input clk, output LED1, LED2, LED3, LED4, LED5); assign LED1 = state; // Generate...
1
respuesta

software sin metal y FreeRTOS se ejecuta en ARM Cortex A9

¿Es posible ejecutar software completo en CPU0 y FreeRTOS en CPU1 ya que ARM Cortex A9 es un procesador de doble núcleo? Te lo estoy pidiendo por curiosidad. Si alguien ha logrado esto antes, ¿te importa compartir cómo lo hiciste? Estoy usand...