Preguntas con etiqueta 'fpga'

1
respuesta

Error de programación JTAG de Altera Cyclone II Quartus II

Estoy intentando programar un Cyclone II. Compré aquí utilizando Quartus II 13.0sp1 en Arch Linux. Estoy tratando de programarlo con un programa Verilog muy simple con tres entradas y dos salidas y algunas funciones lógicas simples. Seleccioné...
2
respuestas

verificador de secuencia PN

Tengo un AD9253 ADC conectado a un FPGA. Quiero verificar el diseño, así que uso el ADC en modo PN sequence short . (Consulte p.28 en la hoja de datos). Aquíhayunatabla(delahojadedatos)quemuestralos4primerosresultados. Miproblemaesque...
2
respuestas

Rebotar en el botón DDR de Nexys4

Estoy tratando de implementar un transmisor UART simple, donde la tarjeta DDR Nexys4 está enviando caracteres ASCII a mi PC, que puedo ver usando Tera Term. El problema que tengo es que cuando presiono uno de los botones para enviar los datos de...
1
respuesta

Compatibilidad entre la salida TTL y la entrada LVTTL

Me gustaría proporcionar una señal digital de entrada externa a un pin GPIO PMOD GPIO Xilinx Basys 3. Dado que la placa se alimenta con 3,3 V, creo que necesito suministrar una señal LVTTL. Sin embargo, me gustaría usar la salida TTL de una plac...
1
respuesta

¿Qué hace Vivado HLS y en qué se diferencia de lo que hace SDSoC?

Soy un novato en el diseño de sistemas digitales. Entiendo que Vivado HLS es una herramienta que acelera la productividad del diseño al permitirle verificar los diseños mediante un HDL. ¿Qué hace Vivado HLS para lograr esto? ¿Cuál es el proceso...
1
respuesta

Escribiendo un módulo VHDL

Estoy intentando acceder a esta sección de un curso: enlace Estoy intentando escribir el módulo de contador de 30 bits (Proyecto 9.1 en la página). Tengo el contador escrito en un archivo .vhd normal de las secciones anteriores de ese curso...
2
respuestas

LPDDR2 problema de jitter a largo plazo del reloj

Tengo un problema con la medición de error acumulativa del período de reloj LPDDR2 tERR (11-50per) pero la medición de longitud más corta está bien con algún margen. Estoy buscando alguna causa o consejos para entender o solucionar este problema...
2
respuestas

Cambio de relojes externos para un FPGA

Estoy trabajando en un diseño que involucra un FPGA que tiene un reloj externo, se supone que la fuente del reloj es un sintetizador de reloj programable, sin embargo, esto debe ser programado en el encendido por el FPGA para generar la frecuenc...
1
respuesta

Flash de configuración de FPGA como memoria de propósito general después del arranque

Actualmente estoy trabajando en un sistema con un Spartan-6 FPGA y necesito algunos volúmenes bajos de memoria no volátil para usar durante la operación del sistema. Mi pregunta es, ya que tengo una memoria flash relativamente grande (25 Mbit...
2
respuestas

¿Podemos ejecutar Quartus II en Ubuntu?

Puedo compilar componentes digitales y descargarlos en los tableros DE2 y DE2-115 que obtuve. Lo hago desde Windows 7 pero quiero habilitar esto en Ubuntu mientras que los archivos de Altera son para Red Hat Linux. He visto en el foro Altera q...