Estoy trabajando en un diseño que involucra un FPGA que tiene un reloj externo, se supone que la fuente del reloj es un sintetizador de reloj programable, sin embargo, esto debe ser programado en el encendido por el FPGA para generar la frecuencia de reloj correcta. No tengo una gran experiencia en este dominio, pero estoy seguro de que el FPGA no funcionará correctamente sin un reloj apropiado.
Mi solución a esto es usar un cristal de 125MHz, que está conectado a un multiplexor de reloj programable. Al encenderse, el FPGA recibirá el reloj del oscilador, después de esto programará el sintetizador de reloj y cambiará la fuente de reloj en el multiplexor de reloj. El propósito de esto es tener un sistema sincronizado de fase preciso. Mi gran problema con esto es que no sé si es seguro interrumpir el reloj que se entrega al FPGA y si permanecerá operativo durante esta fase de conmutación. Esperemos que alguien pueda tener una mejor idea de cómo se comportan los FPGA con respecto al reloj.
La FPGA en cuestión es una Xilinx ZC7Z010 Cortex A9. Soy bienvenido a otras ideas, pero el FPGA sin duda necesita ser sincronizado por un oscilador externo.
Muchas gracias por leer esto.