Estoy intentando hacer un código verilog para mi clase y encontré BUFGP. Después de investigar un poco, solo encontré que es un amortiguador para conducir relojes. ¿Alguien puede explicarme esto?
Por ejemplo, tengo la siguiente línea de código e...
Hace poco conseguí que Webpack me funcionara bien en mi sistema Linux ... pero intenté usar ISim para simular mis diseños y un problema me golpeó. Y por lo que puedo decir, este problema no es el problema de Xilinx, ya que no estoy usando un sis...
Altera Quartus, como la mayoría de las otras herramientas EDA, permite a los usuarios usar su editor favorito, en lugar de los editores integrados. Para Quartus, esta función se puede activar en Herramientas > Opciones > Editor de texto p...
Mi objetivo es extrapolar (o estimar) los precios futuros de los FPGA y / o ASIC.
¿Alguien sabe del historial de precios de los FPGA o ASIC? Estoy buscando una fuente de información.
Sé que hoy en día los FPGA se pueden clasificar en tres...
Encuentro que la 'Vista física' provista con la mayoría de las herramientas FPGA es fascinante para un diseño complejo. Decenas de miles de cajas de interruptores, LUT, pestillos y multiplexores, todos configurados desde el HDL. Sería genial com...
Estoy tratando de escribir un reloj digital en vhdl para un fpga que se ejecute en 100 mhz. Puedo escribirlo en 4 ánodos al crear un contador como se muestra a continuación (conteo 1 = 249999), los dígitos parecen bastante claros. Sin embargo, c...
Estaba mirando el diagrama de un tablero y noté algo extraño. Todos los pines IO son idénticos en función. Pero por alguna razón, hay un pin IO que tiene una resistencia de extracción y un condensador conectado a tierra (mientras que todos los d...
Necesitamos un reloj pseudoaleatorio con una longitud N , de tal manera que de cada N de los pulsos de reloj, M de ellos debe hacerse al azar ( M<<N ). Lo que queremos hacer es muestrear una señal de manera aleato...
Estaba leyendo sobre block ram y encontré la siguiente publicación. Observo aquí que quien haya escrito el código está usando negedge en la señal del reloj. Hasta ahora, casi todos los ejemplos que he visto de verilog utilizan el uso de señales...