¿Puedes define un trozo de bits en Verilog?
Por ejemplo, esto es posible:
'define opcode 5:3 // is this possible?
reg [ 7:0 ] a, b;
...
if ( a[ 'opcode ] == someValue ) // a[5:3]
doStuff
if ( b[ 'opcode ] == someValue ) /...
Tengo un diseño actual donde el reloj de entrada es de 54MHz, pero para una parte del diseño, puedo hacerlo con un reloj mucho más lento.
¿Es mejor diseñar para sincronizar toda la lógica "lenta" (máquinas de estado, etc.) con un reloj dividi...
Estoy interesado en usar FPGAs en mis proyectos futuros. Deseo comenzar soldando el chip FPGA TQFP en una tabla de ruptura y construyendo un circuito de prueba en una placa de pruebas. Sin embargo, estoy teniendo problemas tratando de encontrar...
Con el propósito de simplificar un banco de pruebas, me gustaría establecer varios retrasos cambiando los valores numéricos en la parte superior del archivo. Me gustaría hacer algo como:
input_frequency : integer := 1000000;
...
constant t_per...
Escribí un programa para un FPGA Cyclone II que divide 2 números de 64 bits y se devuelve si el resto es 0 usando la operación de módulo (%).
Cuando compilé el programa con números de 64 bits para el divisor y el dividendo, usó casi todas las...
Me gustaría construir un USB 3.0 PHY con FPGA. He escuchado que algunos transpievers FPGAs deberían ser compatibles con OOB que se usa en las líneas diferenciales USB SuperSpeed. También me pregunto si tales dispositivos existen en un paquete si...
En la configuración de Quartus II (bajo el analizador de tiempo de TimeQuest), he marcado la casilla de verificación Report worst-case paths during compilation .
Sin embargo, no veo ninguna ruta en el peor de los casos en el informe Tim...
Hemos diseñado bastantes tableros basados en FPGA, y hasta ahora, hemos usado muchos capacitores de derivación. Nuestra regla de oro era, "tantos como podamos".
En nuestro próximo diseño, nos gustaría reducir el recuento de piezas. Como los p...
El kit de inicio Altera CycloneIII que tengo proporciona un puente (J6) que está conectado a VCCINT del núcleo FPGA CycloneIII para lo que parece ser el propósito de medir el consumo de energía del núcleo.
Esta es la página de referencia del...
Parece que la mayoría de las placas FPGA, como Mojo y Papilio , tiene relojes incorporados del orden de 50 MHz, aunque los chips FPGA pueden llegar a varios cientos de MHz. Sin embargo, necesito poder controlar otro dispositivo con una señal...