Hemos diseñado bastantes tableros basados en FPGA, y hasta ahora, hemos usado muchos capacitores de derivación. Nuestra regla de oro era, "tantos como podamos".
En nuestro próximo diseño, nos gustaría reducir el recuento de piezas. Como los paquetes BGA son bastante densos, la distancia entre varios pines de suministro (por ejemplo, para el riel VccInt de 1.2 V) es bastante pequeña (< 1 cm en la mayoría de los casos).
¿Tendría sentido reemplazar 4 condensadores de 100nf por 4 pines de suministro con un solo capacitor de bypass más grande, ubicado de manera que sea tan equidistante a los 4 pines como sea posible?
EDIT: Aquí está la fuente de mi confusión: Xilinx tiene una guía de diseño de PCB para dispositivos Spartan 6 aquí . Por ejemplo, si observa la Tabla 2.1 en la página 14, para un dispositivo LX45 con paquete FGG484, para el riel VccInt, se recomienda un total de 1 100uF, 1 4.7uf y 2 0.47uf condensadores. La cosa es que este dispositivo tiene 20 pines VccInt !. ¿Es realmente recomendable usar 2 condensadores de 0.47uf para 20 pines?
Para agregar a la confusión, el propio panel de evaluación de Xilinx para el mismo dispositivo tiene 6 2.2 uf, 5 10uf, y 1 470uf condensadores para el mismo riel VccInt de 1.2V!