Quartus II: ¿Dónde están las rutas en el peor de los casos?

3

En la configuración de Quartus II (bajo el analizador de tiempo de TimeQuest), he marcado la casilla de verificación Report worst-case paths during compilation .

Sin embargo, no veo ninguna ruta en el peor de los casos en el informe TimeQuest. ¿Cómo puedo generar las rutas en el peor de los casos en Quartus II versión 12.1? ¿Hay alguna forma de generar manualmente el informe de las peores causas?

El FPGA objetivo es un Stratix V. Parece que cuando el FPGA objetivo es un Cyclone IV, todo funciona bien, pero no para el Stratix V.

    
pregunta Randomblue

2 respuestas

8

No es obvio cómo usar los informes integrados de QuartusII. Debe comenzar desde la página Multicorner Timing Analysis Summary y mirar hacia abajo en el lado derecho en busca de cualquier configuración, retención, recuperación o eliminación que sea negativa. Una vez que encuentre el reloj defectuoso y el tipo de falla (configuración, retención) puede buscar los detalles en otras secciones. Como guía: las fallas de configuración / recuperación (generalmente) se encuentran en el modelo lento / caliente, y las fallas de retención / remoción se descubren cuando se realiza la prueba en la esquina rápida / fría.

En general, ignoro los informes incorporados en Quartus y hago análisis de tiempo en la interfaz gráfica de usuario de TimeQuest Timing Analyzer. Inícielo desde Quartus haciendo doble clic en TimeQuest Timing Analyzer debajo de Timequest Timing Anaysis en la vista "Tarea" de Quartus o presionando el cronómetro en la barra de herramientas.

Hay muchas maneras de manejar esta herramienta. Una forma es hacer una lista de todos los relojes de diseño haciendo doble clic en Reports -> Slack -> Report Setup Summary , luego haga clic derecho en el reloj de interés y elija Report Timing... . La sección del reloj se completa previamente e ignora los otros campos, por lo que simplemente presione el botón "Tiempo de informe". Obtendrá una pantalla Resumen de rutas que muestra los puntos más críticos por ruta. Desde aquí puede buscar en Chip Planner para la vista enrutada, o volver a RTL / Technology viewer para ver la fuente. Tenga en cuenta que el modelo más crítico se selecciona según el tipo de informe.

Si tiene algún recuento distinto de cero en la sección Unconstrained Paths , las herramientas se quejarán. Tarda unas horas en pasar y restringir adecuadamente las señales de la placa, pero vale la pena limpiarlas.

    
respondido por el shuckc
0

También puede ejecutar este comando TCL para escupir un informe en lugar de usar la GUI (también funciona en Quartus Prime):

report_timing \
    -setup \
    -npaths 2000 \
    -detail full_path \
    -panel_name {Report Timing} \
    -multi_corner \
    -file "worst_case_paths.rpt"

Es posible que tengas que ejecutar lo siguiente primero:

create_timing_netlist -model slow
read_sdc
update_timing_netlist
    
respondido por el Charles Clayton

Lea otras preguntas en las etiquetas