Encuentro que la 'Vista física' provista con la mayoría de las herramientas FPGA es fascinante para un diseño complejo. Decenas de miles de cajas de interruptores, LUT, pestillos y multiplexores, todos configurados desde el HDL. Sería genial combinar un simulador lógico con el diseño post-P & R para animar la vista física con señales 1/0 que se propagan a través del diseño a medida que se presenta el estímulo. Esto también proporcionaría una "comprobación visual" de que las herramientas de rastreo realmente están realizando mediciones válidas de la sincronización. Una vista en cámara lenta podría mostrar la carrera de reloj / datos a través del diseño para que pueda ver el camino más largo perder la carrera de configuración contra el reloj.
Haría un video educativo para enseñar el tiempo. Entonces, ¿por qué no se hace esto? Además de que las herramientas son extremadamente complicadas y la corrección funcional es lo suficientemente difícil sin preocuparse por la animación.