¿Puedo usar la señal de bloqueo de xilinx PLL como reinicio?

Navega tus respuestas
3

Me gustaría hacer una señal de reinicio. ahora estoy usando xilinx pll y encontré esa señal de LOCKED_OUT. ¿Puedo usar esa señal LOCKED_OUT para restablecer mi fpga? El siguiente es un ejemplo de mi idea de la pregunta. 

 pll100 u_pll100(
        .CLKIN1_IN  (aclk       ),
        .RST_IN     (!rst   ),
                .CLKOUT0_OUT(clk_19 ), 
                .CLKOUT1_OUT(clk_24 ), 
                .LOCKED_OUT (lock   )
                );

assign areset_n = lock;

always @(posedge wr_clk or negedge areset_n)                                           
begin   
        if(!areset_n) begin 
                data_d0 <=0;                                                      
                end                                                                   
        else begin
                data_d0 <= data;                                              
                end                                                                   
end
    
pregunta Mac

2 respuestas

2

Claro, pero asegúrese de tratarlo como un reinicio asíncrono, especialmente si no está utilizando la salida PLL directamente como su reloj. Estoy bastante seguro de que el PLL no sincroniza la señal LOCKED_OUT internamente.

    
respondido por el Dave Tweed
0

Asegúrese de usar la señal bloqueada como reinicio como el único reinicio en el código (excepto para el administrador del reloj), siempre que use cualquier IPcore del administrador del reloj en un FPGA. Esto garantiza que todos los relojes que salen del administrador del reloj sean estables.

    
respondido por el samjay

Lea otras preguntas en las etiquetas

[Revisar mi tarea] Tarea de electrónica - amplificador operacional y transistor Boost Converter ayuda