He reunido una estimación del uso de energía para la placa FPGA que estoy desarrollando y estos son los números:
Voltage Expected Current Possible Supply? Notable Peripherals
1.2V 1.578 A 2A 3A ETH PHY
1.8V 0.754 A 1A 1.5A DDR2 SDRAM
2.5V 1.124 A 1.5A 2A ETH PHY
3.3V 0.903 A 1A 1.5A 2A DVI
¿Crees que estos números son razonables en tu experiencia?
Sé que el uso de energía FPGA varía mucho con la aplicación de firmware, así que usé la hoja de cálculo Xilinx Spartan 6 excel para eso y las hojas de datos para todo lo demás, sin embargo, la placa de desarrollo Xilinx 601 en la que estoy basando mi diseño 8A (!) Clasificaciones para todos los rieles principales (1.2,1.8,2.5,3,3), lo que me parece bastante excesivo (y me preocupa bastante que mis cálculos sean incorrectos). ¿El uso actual por un FPGA realmente consigue este alto?
Lo único adicional que está usando es que no uso el conector SERDES + SFP que probablemente use un poco de corriente (¿no puedo imaginar más que un amplificador?)
Además, creo que es prudente darme un poco de margen de PSU. No estoy seguro al 100% de mis cifras, por lo que casi me duplicaré en algunos lugares, ¡aún mucho menos que 8A!
También, recomendaciones de chips? ¿Debería estar buscando algo en un chip regulador específicamente para el uso de FPGA (bajo ruido, etc.)?