En un diseño, un pin de reloj externo activa un flip-flop, donde la salida va a un pin de datos externo.
Utilizando Xilinx ISE, ¿cómo puedo especificar una restricción de tiempo, por lo que la salida debe mantenerse durante un breve período de tiempo después del borde ascendente del reloj externo?
He consultado la Guía de restricciones de Xilinx , y tiene:
OFFSET = OUT {time_after} AFTER {clock};
Pero esta restricción permite que los datos de salida cambien inmediatamente después del reloj, por lo tanto, con un reloj mínimo con un tiempo de salida de 0 ps, especificando así una duración de {time_after} donde la salida no está definida.
En comparación, para las entradas, las restricciones son:
OFFSET = IN {time_before} VALID {time_valid} BEFORE {clock};
Entonces, aquí la duración de los datos definidos se puede especificar a {time_valid}, pero con un tiempo de inicio independiente dado como {time_before}.
Sin embargo, parece que las restricciones de tiempo de salida no tienen la misma flexibilidad, o no lo he encontrado ☺