Basé un diseño FPGA en el código de referencia de Lattice que, en el archivo de restricciones de tiempo .lpf , especifica:
BLOCK INTERCLOCKDOMAIN PATHS
Los dos dominios principales de diseño del reloj son 100Mhz y 125Mhz, por lo que e...
Actualmente estoy usando Quartus y estoy tratando de hacer un contador de 4 bits. Noté que cuando importé el flip-flop incorporado, no hay salida de barra Q. Es el mismo problema con el flip-flop JK también. Estoy intentando hacer un contador as...
Hace poco compré un FPGA Cyclone II aquí . He podido programarlo con un cable USB Blaster y el software Altera Quartus. El problema es que cuando desconecto la alimentación, pierdo el programa. ¿Cómo lo programo para que continúe su funcionamie...
Estoy empezando a profundizar en el mundo FPGA. Mientras exploraba la arquitectura FPGA SmartFusion2 descubrí que hay un microcontrolador (ARM Cortex-M3) y al mismo tiempo un controlador del sistema . ¿Por qué hay una necesidad de ambos? ¿N...
Estoy trabajando con el chip FPGA Spartan 2 XC2S50 en la placa Xilinx
Hay un problema en mi diseño que aumenta la cantidad de LUT usadas
y esta es la biblioteca de utilidades:
library IEEE;
use IEEE.STD_LOGIC_1164.all;
package Utility i...
La mayoría de los periféricos de radio definidos por software incluyen un FPGA. Al diseñar un periférico SDR, me gustaría saber si es posible diseñar un periférico de hardware SDR compatible con radio GNU sin ningún FPGA. es decir, enviar direct...
He consultado esto similar pregunta, pero no proporciona la respuesta que estoy buscando. Los documentos de Xilinx también me confunden y el diagrama proporcionado en la vista de Implementación del software Xilinx no arroja mucha luz sobre est...
Respecto a algo que leí en un manual de Xilinx que dice esto:
Debido a que las operaciones de punto flotante utilizan recursos considerables en relación con las operaciones de punto entero / fijo, la herramienta Vivado HLS utiliza esos rec...
La placa altera DE2-115 usuario manual sección 4.8 página 47 describe el encabezado de expansión GPIO. Está claro que tiene una fuente de alimentación de 3.3V y 5V.
Sin embargo, luego dice que "El nivel de voltaje de los pines de E / S en...
Tengo Spartan 6 FPGA (XC6SLX9-2TQG144) y estoy diseñando una fuente de alimentación para él.
Supongamos que utilizaré toda su lógica (muy posible) y quiero cronometrarla lo más rápido posible (alrededor de 350MHz).
¿Cómo puedo estimar la p...