¿Por qué el cabezal de expansión GPIO de la placa Altera DE2-115 contiene 5 V y 3,3 V de potencia pero el estándar IO no tiene 5 V?

1. El FPGA no usa 5V, pero es posible que algunas de las otras partes del tablero. (La pantalla LCD HD44780 que usan a menudo requiere 5 V en VCC, por ejemplo). Ya que está ahí, también pueden proporcionarla en el conector de expansión en caso de que lo encuentre útil.

2. Absolutamente no. Los diodos de pinza son el último recurso y solo están diseñados para proteger el FPGA de una sobretensión breve. Conectar una salida de 5V directamente a un pin FPGA causará que una gran corriente fluya a través del diodo de protección, destruyéndolo.

   Algunas placas de desarrollo que he visto utilizan resistores de serie pequeña (por ejemplo, 100Ω) en las E / S FPGA para limitar la corriente a través de diodos de protección. Sin embargo, esto limita la velocidad de estas E / S, y no recomendaría que confíe en esto para grandes cambios de nivel, como 5V a 3.3V.

   Línea inferior: si necesita conectar una parte de solo 5V a un FPGA, use un cambiador de nivel real. Un 74LVC245 , por ejemplo.

Niveladores de nivel.

Si desea ejecutar un circuito a 5 V, puede usar la línea de 5 V para alimentar su circuito. A continuación, utiliza 3.3V y 5V para hacer que los cambiadores de nivel se conecten con los pines GPIO.

Si desea ejecutar su circuito a 1,5 V o 1,8 V (por ejemplo, las memorias de alta velocidad generalmente tienen esos niveles), simplemente puede usar un regulador para obtener la fuente de alimentación del circuito y luego configurar la E / S. Estándar a 1.5V o 1.8V.

Si desea utilizar un dispositivo de 3.3V, seleccione los niveles lógicos de 3.3V. El hecho de que pueda seleccionar un voltaje más bajo como 1.5V, no significa que deba hacerlo. La opción está ahí para hacer coincidir el voltaje de E / S con el circuito que haya conectado.

Finalmente, no , no está bien conectar una salida de 5V desde un circuito directamente al pin FPGA, debe usar un cambiador de nivel. Si no lo hace, freirá el diodo de pin de E / S y luego el pin de E / S.

Esta información se puede encontrar en Hoja de datos del ciclón IV en la página 12. En la Tabla 1-15, se indica claramente que el voltaje de entrada máximo (Vih máx.) es 3.6V para el estándar 3.3VI / O.

Más respuestas al punto (1) más allá de respuesta de Tom Carpenter: para ejecutar otros dispositivos, no necesariamente interactuando con La E / S digital FPGA. He trabajado con una tarjeta de expansión de diseño personalizado para los conectores GPIO de 2x 40 pines de los productos Terasic que usan Altera FPGA donde todas las señales digitales eran 3.3V, pero algunos de los periféricos y otros dispositivos usaban + 5V. Estos incluyen el ADC y el DAC (E / S digital de 3.3 V, lado analógico de + 5 V), una referencia de voltaje y los circuitos de amplificación operativa para el procesamiento de la señal.

Si es necesario, el + 5V incluso podría usarse para crear una fuente de voltaje de 3,3 V "limpia" u otra para dispositivos en la tarjeta de expansión.

Para (2), la respuesta es mayormente no . Sin embargo, todavía es posible establecer una interfaz con la lógica de 5 V, con la protección correcta y los circuitos adicionales. Cuando no pueda usar, como se prefiere, un IC de cambio de nivel, tenga en cuenta estas notas de aplicación de Altera anteriores:

• Nota de aplicación 107 (2001)
• Uso de dispositivos de ciclón en sistemas de voltaje múltiple (C51011-1.3) (2008)

Sin embargo, estas notas de aplicación se vuelven menos aplicables a medida que las interfaces de tecnología de E / S aumentan la velocidad y disminuyen la compatibilidad de voltaje. Siempre que sea posible, intente usar modificadores lógicos.