He consultado esto similar pregunta, pero no proporciona la respuesta que estoy buscando. Los documentos de Xilinx también me confunden y el diagrama proporcionado en la vista de Implementación del software Xilinx no arroja mucha luz sobre esta pregunta.
Mi interpretación de cómo se realiza el enrutamiento dentro de un FPGA es como el siguiente diagrama:
Cuandodigoseñales,quisedecirCLB
Encadainterseccióndeloscablesazulynaranja,hayuninterruptorqueseconfiguracuandoelFPGAestáprogramadoparaconectarlosdoscables,comoseilustraenlaimagenconelpunto"Punto de conexión". Una vez que se establece un punto de conexión, la longitud total de los cables azul y naranja estarán activos en la conexión.
No creo que mi interpretación sea correcta.