Entendiendo la lógica del detector de frecuencia de fase

3

Tengo uno de estos bucles de bloqueo de fase digitales comunes que compara la frecuencia y la fase con un VCO (oscilador local) a través de un bucle de bloqueo de fase. No pude entender por qué la Figura (2) (A) y la Figura (2) (B) parecen seguir una lógica muy diferente a pesar de que son el mismo dispositivo.

¿Cómo se puede saber cómo se ve OUT dada la forma de señal de + IN y -IN?

    
pregunta el psy Congroo

2 respuestas

1

2 (C) muestra el PFD con un retardo de tiempo de forma de onda constante, donde el + IN siempre ocurre un poco de tiempo antes del borde -IN. La forma de onda de salida debe estar etiquetada como "salida de CP", porque es la SUMA de las dos formas de onda internas, la de arriba y la de abajo.

Retrocedamos un poco, y consideremos cómo se comporta este 2-FlipFlop PFD (algunos PFD tienen más lógica interna, para lograr un comportamiento aún más útil, pero te dejaré investigar eso). Este PFD simple (y una compuerta EXOR es un detector de fase pero no un detector de frecuencia) empuja ARRIBA en el VCO si la entrada de entrada de frecuencia (reetiqueta la entrada de + IN como Fref) ocurre primero.

Y si la otra entrada -In (vuelva a etiquetarla como Fvar, desde el oscilador controlado por voltaje) se produce primero el flanco ascendente, este PFD presionó hacia ABAJO en el VCO.

Aquí hay un mejor dibujo del mismo diagrama lógico.

simular este circuito : esquema creado usando CircuitLab

    
respondido por el analogsystemsrf
-1
  

por qué la Figura (2) (A) y la Figura (2) (B) parecen seguir una lógica muy diferente a pesar de que son el mismo dispositivo.

Ese detector de frecuencia de fase es un híbrido de dos diseños, uno de los cuales tiene buenas propiedades de sincronización de fase (el tipo XOR) y el otro de los cuales tiene buenas propiedades de sincronización de frecuencia (el tipo de contador). Una mirada a un diseño PLL más simple CD4046 podría Sea un buen comienzo: tanto XOR como el contador están disponibles por separado. chip primitivo, pero cada uno tiene inconvenientes.

El detector de fase de tipo XOR genera una señal que es más sensible en un sesgo que corresponde a un desplazamiento de fase de 90 grados entre las dos señales de entrada. Sin embargo, los detectores XOR no tratan con gracia la gran falta de coincidencia de frecuencias. El comportamiento XOR se ilustra en la figura 2B de la hoja de datos híbrida de PFD. El otro comportamiento es el detector de frecuencia de tipo contador, que es más sensible a las diferencias de frecuencia (y es susceptible al ruido de eventos de activación múltiple). Es ese tipo de detección ilustrada en la figura 2C.

  

¿Cómo se puede saber cómo se ve OUT dada la forma de señal de + IN y -IN?

Ese fue el punto de las ilustraciones 2A, 2B, 2C; mostrar Los comportamientos en varios casos. 2B muestra la detección de fase tipo XOR, y 2C muestra la detección de frecuencia similar a un contador, con cierta dependencia del cambio de fase. Figura 2A ilustra que un gran desajuste de frecuencia genera una gran señal de corrección.

    
respondido por el Whit3rd

Lea otras preguntas en las etiquetas