Estoy escribiendo un cierto verilog y simulándolo usando modelsim. Tengo un bloque que se parece a esto:
if(wr_req & !cam_busy & !lookup_latched & !cam_match_found & !cam_match_found_d1) begin
cam_we <= 1;
cam_wr_addr <= wr_addr;
cam_din <= wr_cmp_data ;
cam_data_mask <= wr_cmp_dmask;
wr_ack <= 1;
lut_wr_data <= wr_data;
end
lookup_latched
está en alta impedancia. cam_match_found
y cam_match_found_d1
se encuentran en estados de "no importa".
Me parece que la declaración debería ignorar esas señales.
El único problema que noté fue que las señales eran de bit a bit y no lógicamente (no escribí el código). ¿Tendrá esto un efecto en el resultado? (Me lo imagino)
¡Gracias!