Aprendí que SystemVerilog proporciona un string datatype , que permite muchas operaciones de cadenas, como comparación, concatenación, longitud , etc.
¿Esas operaciones de cadena son sintetizables?
Aprendí que SystemVerilog proporciona un string datatype , que permite muchas operaciones de cadenas, como comparación, concatenación, longitud , etc.
¿Esas operaciones de cadena son sintetizables?
Tal como lo entiendo, casi nada en SystemVerilog es sintetizable; está diseñado para su uso en bancos de pruebas y simulaciones.
Lea otras preguntas en las etiquetas fpga system-verilog