He desarrollado algo de IP con Xilinx ISE, y esto requería algunas restricciones de ruta de varios ciclos en el archivo UCF:
NET "lowlat_result<0>" TPTHRU = "through_lowlat_result";
# ....
NET "clk" TNM_NET = clk;
TIMESPEC TS_clk = PERIO...
Me pregunto si es posible o no crear matrices bidimensionales que tengan diferentes tamaños internos.
Por ejemplo puedo crear
type type1 is array(0 to N-1) of std_logic;
type type2 is array(0 to M-1) of type1;
signal mysig : type2;
con N...
He diseñado un filtro Butterworth de segundo orden con MATLAB fdatool para la implementación de VHDL. la frecuencia de corte es menor que Fs / 10, lo que debería estar bien, ya que fdatool usa prewarping.
De hecho, la implementación de punto flo...
VHDL 2008 nos permite tener registros sin restricciones. Ese es un registro que contiene vectores sin restricciones:
type dummy is record
sample : unsigned;
int : integer;
end record;
cuando el registro se usa para definir una se...
Quiero mostrar imágenes en la pantalla y para hacer esto, utilicé este git y esto < a href="https://eewiki.net/pages/viewpage.action?pageId=15925278#VGAController(VHDL)-SignalTiming"> article como referencias. Las especificaciones de mi panta...
Tengo la junta de desarrollo de DE1 Soc. He estado siguiendo este video de youtube para comenzar a mostrar algunas cosas en la pantalla.
No puedo mostrar nada en la pantalla en este momento a menos que el negro de tono cuente.
Inicialmente,...
En la siguiente imagen, tenemos un esquema de un circuito electrónico (digital). ¿Cuál es el rendimiento de este circuito (Mbit / s)? ¿Cuál es la forma más sencilla de aumentar el rendimiento? Calcula este rendimiento.
8 significa 8bit.
Enco...
Soy un usuario de Verilog que intenta comprender el código VHDL del modelo funcional de bus maestro AXI4 (BFM)
Maestro AXI Código VHDL
Tengo algunas preguntas del código anterior
Qué aspecto tendría el diagrama de bloques del código (...
Estoy creando un controlador de alimentación para un FPGA y, como nunca lo había hecho antes, me pregunto si estaría bien usando MATLAB (HDL Coder) como alternativa a VHDL. ¿Es esta generalmente una opción viable, la gente envía hardware diseñad...
Tengo una función que funciona con una cadena pasada a ella. La cadena debe definirse como "a to b" en lugar de "a downto b". Tengo las siguientes preguntas:
¿Cómo saber si la cadena pasada se define en orden ascendente o descendente?
¿Por...