Preguntas con etiqueta 'vhdl'

0
respuestas

VHDL Archivo IO, escriba en un número de línea específico

¿Existe una función VHDL que pueda escribir datos en una línea específica de un archivo de texto, sin modificar las otras líneas? Esto es para necesidades de simulación, por supuesto.     
0
respuestas

vhdl simulación de pulso en línea

Me gustaría usar un simple fragmento de código en línea para generar un pulso positivo de ciclo de reloj único pulse <= '1', '0' after CLK_PERIOD; Sin embargo, no está funcionando (al menos en el simulador de ghdl) ¿existe alguna posibil...
1
respuesta

En VHDL 2008, ¿se puede usar un tipo de un paquete con genéricos para una señal de puerto?

Así que puedo definir un paquete con un genérico. En este caso, el paquete toma un tamaño como genérico y define un tipo de vector de ese tamaño: library ieee; use ieee.std_logic_1164.all; package vector_package is generic ( size...
1
respuesta

Registro de 1 byte dividido en 2 salidas Nibble que no funcionan VHDL / ModelSim

He hecho un registro de instrucciones de 1 byte en VHDL. En lugar de tener una salida de 1 byte, he creado una salida de nibble superior y una salida de nibble inferior. La salida de nibble inferior es especial porque utiliza un búfer de tres es...
1
respuesta

Mejores prácticas para sincronizar estímulos VHDL con un circuito

¿Cuál es la mejor práctica o método para sincronizar la entrada y salida de estímulos con un bloque lógico secuencial en VHDL? Actualmente estoy ejecutando solo simulaciones de comportamiento, pero quiero asegurarme de que mi banco de pruebas...
2
respuestas

Uso de valores de memoria en Verilog / VHDL

En el integrador IP de Xilinx Vivado, quiero crear un bloque de construcción personalizado. El bloque debe poder acceder al espacio de memoria (posiblemente RAM externa) por sí mismo. La función de destino del bloque se puede describir en los...
1
respuesta

cómo importar datos de MATLAB a ISE XILINX testbench

Para un proyecto, necesito tomar muestras de seno en MATLAB y, de alguna manera, necesito llamarlo en Xilinx ISE testbench, para poder usarlas para otras operaciones. Por favor, dime cómo hacerlo.     
0
respuestas

receptor de datos de usuario y socio de datos de usuario para el transceptor gtp

Quiero usar el transceptor gtp de Artix7 xc7a200t para enviar y recibir datos de Ethernet, por lo que el transceptor está en dúplex completo y enmarcado. El reloj de referencia del transceptor es de 200 MHtz. Quiero enviar mis paquetes Ethern...
0
respuestas

Identificación de la estructura en códigos HDL

Quería identificar automáticamente algunas estructuras en código HDL (Verilog / VHDL), digamos un sumador. Necesito detectar automáticamente cuántos agregadores en el diseño. No estoy seguro de por dónde empezar, ¿me gustaría convertir mi código...
0
respuestas

Frecuencia de reloj para visualización de segmento de 4 dígitos 7 en VHDL

Estoy usando basys 3 y VHDL para crear un cronómetro y necesito hacerlo tanto para la pantalla de 7 segmentos de la propia basys3 como para una pantalla externa de 4 dígitos de 7 segmentos. Mi instructor me dio el código divisor del reloj para l...