Me preguntaba si hay una forma especial de tratar la constante literal numérica de manera similar al lenguaje C ... es decir, en C podemos hacer algo como:
1LL //signed long long
1ULL //unsigned long long
etc
¿hay algo similar en VHDL qu...
Supongamos que tenemos un algoritmo iterativo como:
r(j) := f(r(j-1))
r(0) := value
Y ese vhdl implementó un proceso para tales algoritmos (asumiendo un poco de pseudocódigo ...)
process(x) is
variable r := x;
variable k := 0;
begin...
Xilinx ofrece un analizador lógico integrado (ILA) / llamado ChipScope. El Quartus II de Altera incluye SignalTap, una solución equivalente.
Como usuario avanzado \ $ ^ 1 \ $, estoy usando ChipScope como listas de redes precompiladas. Estos a...
Estoy intentando reenviar una señal de reloj global a un pin de salida. Estoy utilizando una placa de evaluación Spartan SP601, LX16CSG324. Consulte el final de este segmento de código. Estoy usando un oscilador diferencial de 200 V LVDS 200 MHz...
Estoy intentando modelar una memoria que almacenará instrucciones para el diseño de un procesador. Estas instrucciones se almacenan en un archivo de texto como palabras binarias de 32 bits. Al inicio de la simulación, todos los valores deben cop...
Si a, b, c y d son variables, esto no se ejecuta en paralelo:
a := b;
c := a;
Pero ¿qué pasa con lo siguiente:
a := b;
c := d;
¿Estas declaraciones se ejecutan de forma concurrente o secuencial?
En VHDL, ¿hay alguna forma de convertir un integer en bit_vector de la longitud de 14?
Actualmente, primero estoy convirtiendo integer en std_logic_vector y luego en bit_vector .
for i in 0 to 5 loop
x_...
Para un proyecto en mi universidad tenemos que mejorar el diseño de un procesador (más específicamente, el CPU de plasma . el diseño se genera basándose en una descripción escrita en VHDL.
Tenemos que identificar los puntos débiles en el dis...
Estoy tratando de poner una entrada de habilitación en un decodificador de 4 a 16 para poder seleccionar entre dos decodificadores. Aquí hay un esquema:
EstoyusandodosdecodificadoresparaseleccionardosdireccionesdiferentesenunaSRAM16x16.Estoypens...
Estoy tratando de diseñar un restador de ocho bits. Los operandos se declaran como \ $ \ mathtt {std \ _logic \ _vector} \ $ y el préstamo es \ $ \ mathtt {std \ _logic} \ $ type. ¿Hay alguna forma de asignar directamente la comparación de los o...