Estoy tratando de integrar un núcleo de IP de terceros, que se proporciona en forma de un archivo de lista de conexiones .ngc y un archivo .vhd correspondiente con solo la declaración de la entidad, en mi diseño. El núcleo IP se sintetizó con Xi...
Creé un divisor de reloj con el siguiente código. Seguí los pasos en el libro del profesor chu.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity clock_divider is
Port ( reset : in STD_LOGIC;
clk : in STD_LO...
En una pregunta anterior pregunté acerca de una función de truncado, lo que insinuó que Debería probar una función con un ancho de retorno estático.
Estoy tratando de combinar dos vectores x y y tomando los primeros c b...
Tengo un diseño (módulo Memoryintefacing) con dos procesos según lo propuesto por gaisler, un proceso combinatorio y uno cronometrado para operar los registros. Toda la entidad genera una señal de listo, que bloquea las entidades que se comunica...
Tengo un sistema en el que un diseño y un diseño secundario tienen arquitecturas diferentes.
de la misma entidad; Así que este es un caso de instanciación recursiva. Primero la configuración:
-- common entity
entity MyEntity is port(A : in in...
El código VHDL finalmente se convierte en hardware equivalente cuando se sintetiza. ¿Qué sucede con el tipo de "variable" del operador de datos cuando se sintetiza?
Tengo que emular una sola tirada, por lo tanto, debe ajustarse de nuevo a uno en 6.
'D1 y 'D6 corresponden a mi codificación de estado de 3 bits de la matriz en el valor 1 y 6, respectivamente.
in corresponde a la tirada d...
Por lo tanto, actualmente estoy escribiendo el código VHDL para una pantalla de 7 segmentos que mostrará (0-F) una vez por segundo. Ya casi he hecho todo, lo único que me he quedado atascado es el controlador.
Necesito tener 4 botones, el pri...
Tal vez es una pregunta muy fácil, pero pasé dos horas buscando soluciones e información en Internet y aún así no puedo hacer que funcione.
Necesito hacer una operación aritmética de desplazamiento a la izquierda. Utilicé operador de SLA está...
Estoy intentando implementar un circuito VHDL similar al de esta imagen:
EstasimulacióndeSimulinkfuncionacomoseesperaba,perotratardeimplementarlomismoenVHDLesotroproblema.ElproblemaesqueMatlab/Simulinkproduceunasalidadelfiltroinmediatamente,...