He desarrollado algo de IP con Xilinx ISE, y esto requería algunas restricciones de ruta de varios ciclos en el archivo UCF:
NET "lowlat_result<0>" TPTHRU = "through_lowlat_result";
# ....
NET "clk" TNM_NET = clk;
TIMESPEC TS_clk = PERIOD "clk" 125 MHz HIGH 50%;
TIMESPEC TS_multipath_factll_result = FROM "FFS" THRU "through_lowlat_result" TO "FFS" TS_clk / 20;
Ahora quiero utilizar este código VHDL en un periférico personalizado Xilinx Platform Studio (EDK 13.2). No hay un archivo UCF generado para el periférico en sí. ¿Puedo agregar uno?
O, ¿mis restricciones deben ir al archivo principal data/system.ucf ? No estoy seguro de cómo funciona el alcance para los nombres de red en entidades con muchas capas de profundidad.
