Necesito modificar una cierta parte de un registro, pero el límite superior e inferior de la parte modificada depende de la entrada. Puede el siguiente código:
(1) ser sintetizado?
(2) Si es así, ¿qué circuito producen las herramientas?...
se muestra
ERROR: Xst: 827 - "C: / Users / namec / Desktop / Class / VHDL / Traffic_Light / Traffic_lig ht.vhd" línea 46: La señal next_states1 no se puede sintetizar, mala descripción síncrona. El estilo de descripción que está utilizand...
Primero, ¿alguien ha usado este chip ADS1216 y la función IDAC en el chip?
En muchas ocasiones he intentado que los IDAC funcionen en el ADS1216 y no tengo éxito. Estoy usando un FPGA (artix-7 w / Vivado 2016.4) para interactuar con el ADS121...
Hoy aprendí sobre SystemC, una biblioteca de C ++ que facilita el desarrollo de FPGA. (para las personas que conocen C ++) Aparentemente, es tan eficiente como VHDL (hablando de rendimiento) y más rápido de aprender y codificar.
¿Desaparecerá...
Cada programa de VHDL se somete a 3 etapas: análisis, análisis y elaboración. La elaboración es una instanciación del circuito una vez que se especifica la entidad superior. El análisis es algo que determina las entidades disponibles. ¿Qué es en...
Estoy tratando de implementar un sumador / restador de 4 bits que suma o resta dos números A y B del complemento de 4 bits 2, donde la señal de control SB elige qué operación se realiza cambiando el valor de b de positivo a negativo. También nec...
Intenté acceder a la memoria FLASH en esta placa de desarrollo DE1, pero no tuve suerte. Estoy usando esto para interactuar con un sistema Super Nintendo, y estoy tratando de leer un pequeño archivo ROM de prueba almacenado en el FLASH. He compr...
Estoy intentando implementar algún tipo de protocolo de comunicación sobre rs232 entre PC y FPGA.
Como punto de partida, tomé esta implementación VHDL de UART rs232 y funciona (es un ejemplo simple de bucle invertido).
He intentado agreg...