Cada programa de VHDL se somete a 3 etapas: análisis, análisis y elaboración. La elaboración es una instanciación del circuito una vez que se especifica la entidad superior. El análisis es algo que determina las entidades disponibles. ¿Qué es en realidad?
Probablemente sea una pregunta aplicada de ciencias de la computación, pero veo la etiqueta vhdl especificada aquí.
El análisis es el proceso en el que se comprueban los archivos de diseño en busca de errores sintácticos y semánticos. Las reglas sintácticas son dictadas por el lenguaje. En VHDL, si escribe IF pero se olvida de incluir la cláusula THEN, eso es una violación de la sintaxis, el conjunto de reglas del lenguaje VHDL.
La semántica es el significado del lenguaje. Como ejemplo, una oración que describe una adición se etiqueta como incorrecta si los operandos son de tipos incompatibles porque el compilador VHDL no puede resolver el significado de esa oración.
¿Dónde escuchaste acerca de estas tres etapas? Creo que dos de estos análisis y análisis son la compilación de código. Y en este paso, el compilador comprueba la sintaxis y crea una representación del código que su herramienta podría leer en el próximo paso. Por lo tanto, el análisis puede ser el mismo o parte de la compilación. En este paso, su herramienta realiza la comprobación de sintaxis y etc.
Lea otras preguntas en las etiquetas vhdl