Tenía un diseño en VHDL que compilé y usaba solo un pequeño porcentaje del número total de elementos lógicos en el FPGA. Cuando hice algunos cambios menores (eliminé el controlador actual que controlaba las señales de entrada) y añadí un multipl...
Tengo un proyecto Simulink de un sistema dinámico que consiste en un integrador, un circuito de retroalimentación y una tabla de consulta. Establecí la frecuencia de muestreo en 10 MHz, que corresponde a la frecuencia de reloj del FPGA objetivo,...
Estoy diseñando un procesador MIPS de 32 bits en VHDL. Actualmente, nuestro diseño restringe nuestra memoria de instrucciones a solo 64 ubicaciones de 32 bits, es decir, los primeros 8 bits de la dirección de 32 bits.
Estamos tratando de deci...
Estoy utilizando la multiplicación de dos números de punto fijo: Q1.11 y Q1.18 y obtengo Q1.18 como resultado de FPGA en VHDL.
Como resultado de la multiplicación, recibiré Q2.29 - vector de 31 bits donde los dos bits más altos representarán...
Utilizando Vivado 2017.4, estoy tratando de usar una señal de reloj generada por el Asistente de Clocking IP. Copié la instanciación y el bloque de código de componente de la plantilla de Creación de instancias, pero recibo algunos errores relac...
He escrito un banco de pruebas VHDL para probar un diseño Verilog. Un módulo Verilog de nivel inferior crea una instancia de algunos FIFO a través de Altera Megawizard. El código FIFO leído está debajo:
// synopsys translate_off
'timescale 1 p...
Quiero crear un sistema que consta de dos espacios de registro (A y B, consulte la figura a continuación). El propósito es permitir el cambio instantáneo de configuración. Cuando S = 0, los registros en A se seleccionarán para escritura (nueva c...
Estoy usando un código UART vhdl FPGA para enviar 16 bits de datos con un bit de inicio 1, 1 bits de parada e incluso un bit de paridad. Necesito verificar si los paquetes de 16 bits enviados se reciben correctamente usando un software de termin...
A continuación se muestra uno de mis procesos que escribí en un bloque de la unidad de control que se interconecta con una placa FPGA. El programa entero básicamente implementa un cronómetro.
Intenté implementar un reinicio asíncrono en este...
Estoy interesado en obtener el consumo dinámico de energía de cada uno de los componentes de un microcontrolador. ¿Puedo hacerlo agregando las líneas de energía en su lugar y ruta (PAR)? Su propósito es obtener el consumo de energía más preciso...