Tengo un núcleo de memoria VHDL que me obliga a multiplexar entre dos relojes. El reloj de escritura funciona a 200 Mhz y el reloj de lectura funciona a 100 Mhz. Creo que esto se puede hacer usando BUFGMUX (corríjame si hay una mejor mane...
Necesito implementar este código para sintetizar y hacerlo para que xor21 y and21 funcionen por separado.
module top(
input a, b, x,
output c
);
always @(a or b or x)
begin
if(x)
xor21 x1 (.a(a), .b(b), .c(c));
e...
Necesito ayuda para cambiar los parámetros dinámicamente de un módulo
Estoy intentando extraer parte de los datos de red que provienen del módulo superior y van a los módulos internos
En específico tengo un módulo interno (field_extract) q...
He coqueteado brevemente con el desarrollo de FPGA en Verilog, y es bastante más lento que escribir el mismo programa en una MCU (pines que definen, y su comportamiento, no hay módulos disponibles, etc.). Por lo tanto, he estado buscando un soft...
¿Cuáles son las implicaciones cuando un bloque siempre controla el interruptor que cambiará la fuente del reloj (en realidad, más de una frecuencia que proviene de un divisor de reloj) que está sincronizando el bloque siempre? ¿Cómo manejará la...
Acabo de realizar una nueva instalación de iCEcube2, la primera vez que lo estoy usando, y cualquier archivo de diseño que use, tengo este error cuando intento sintetizar:
/opt/iCEcube2.2017.01/synpbase/bin/synplify_pro: 321:
/opt/iCEcube2.20...
Supongamos que tengo reloj 50 mhz y quiero generar un número aleatorio entre
1 - 13 (ambos incluidos)
Supongamos que cuando hago clic en una tecla, quiero que se genere un número aleatorio entre 1 y 13.
Mi idea:
Tecla de clic
-...
¿Es legal el código como el siguiente o daría un comportamiento indefinido en caso de que se establezca el reinicio? ¿El compilador convertiría la asignación inicial en un condicional o aumentaría primero el contador y luego se restablecería a 0...
Estoy tratando de escribir un módulo principal y otro como secundario (llamado "sumador"). Sin embargo, seguí recibiendo errores diciéndome que hay errores de sintaxis con el "sumador". Por favor ayúdame con mi código:
Aquí está la implementa...
Soy nuevo en verilog.
Estoy intentando implementar un multiplexor 2: 1 en una placa de desarrollo FPGA (DE1-SOC altera) usando interruptores y LED integrados.
Las siguientes son las asignaciones que estoy usando para el multiplexor, estos...