Diseñar código FPGA en diagramas de bloques

Navega tus respuestas
0

He coqueteado brevemente con el desarrollo de FPGA en Verilog, y es bastante más lento que escribir el mismo programa en una MCU (pines que definen, y su comportamiento, no hay módulos disponibles, etc.). Por lo tanto, he estado buscando un software que pueda ayudarme a diseñar utilizando diagramas de bloques o algo más visual. He oído hablar de Mathworks Simulink y de la línea de herramientas FPGA / ASIC de Synopsys, Cadence, Mentor Graphics, etc., pero como nunca he tenido la oportunidad de tenerlas en mis manos, realmente no sé qué tan inteligente o visuales son. ¿Alguna vez has oído hablar de un software así con un conjunto de características? ¿Los diagramas de bloques tendrían alguna ventaja sobre el diseño textual en Verilog?

    
pregunta Kevin Boyd

3 respuestas

2

Altera tiene una versión gratuita de su IDE ( Quartus II Web Edition ) productos / software /

Quiero decir que todavía tiene que escribir código, pero una vez escrito, puede usar los símbolos para abstraer y obtener como una versión de bloque de la entidad, e interactuar gráficamente entre bloques (a través de buses, etc.)

Además, ¿un programa como LogiSim funcionaría mejor? ¡Al menos si tuviera algún tipo de extensión VHDL / Verilog!

    
respondido por el Rawg
2

Puedes usar Xilinux o Altera. Ambos tienen herramientas de entrada esquemática que le permiten dibujar bloques lógicos y conectarlos con cables. Pero normalmente es más fácil hacerlo con Verilog.

    
respondido por el xpucsc
1

Este es mi consejo para programar gráficamente los FPGA: No .

Hay dos formas de usar una entrada de diseño gráfico: 1. haciendo toda la lógica gráficamente. Y 2. haciendo una mezcla de entrada de diseño gráfico y basado en texto.

No es práctico hacer todo esto gráficamente. Hay diseños de lógica que son demasiado complejos para hacer gráficamente, pero son muy fáciles de usar VHDL o Verilog. Las máquinas de estados complejas son un buen ejemplo, pero en realidad la mayoría de las cosas son más fáciles de hacer en VHDL o Verilog una vez que sepas el idioma.

Si bien es posible hacer una entrada de texto / gráfico mixto, realmente no ofrece mucha ventaja. Una vez que sepa que VHDL / Verilog es lo suficientemente bueno como para hacer las partes del diseño basadas en texto, las partes gráficas no ofrecen ventajas de velocidad o comprensión.

También hay otras desventajas de hacer una mezcla. Para empezar, su diseño no es fácil de portar a otras arquitecturas FPGA. Tienes que dominar dos herramientas diferentes (editor de texto y entrada de diseño gráfico). Las personas que miren su diseño tendrán que entender ambas cosas. Es más difícil usar herramientas de desarrollo basadas en texto normal como sistemas de control de versiones, diff, make, etc.

Al final, usar una entrada gráfica es solo un dolor adicional que no te impide tener que dominar VHDL y / o Verilog.

    
respondido por el user3624

Lea otras preguntas en las etiquetas

2N7000 circuito del controlador Raspberry Pi ¿La tecnología inalámbrica solo es posible debido a la inductancia?