Estoy intentando crear un SPI entre el convertidor de termopar a digital MAX31855 y mi FPGA - DE0.
Comprendo la esencia de SPI y los requisitos de tiempo del MAX31855. Mi problema es el hash en verilog.
INFORMACIÓN DE FONDO MAX31855: Cuand...
¿Es posible inferir de manera eficiente una RAM con puertos "peek" aparte de los puertos estándar habituales?
Una memoria RAM de 32 bits x 4 puede tener un puerto para mirar los datos justo antes de los datos actuales a los que accede la dire...
En una parte de mi proyecto verilog, estoy asignando datos al registro M [i] leyendo del registro N [j]. He escrito y simulado el código en verilog sin ningún problema. Como este patrón en particular se repite muchas veces en un módulo, me gusta...
NO IDEA que el valor de registro nunca cambia lo que sea el reloj y los casos. Pero no hay problema al compilar. ¿Que está pasando? Es realmente confuso ...
'timescale 1ns / 1ns
module p2(SW, KEY, LEDR, HEX0, HEX4, HEX5);
wire t0;
wire [3...
Estoy tratando de implementar un filtro de paso bajo en Verilog para usarlo en un FPGA de Red Pitaya (Xilinx® Zynq®-7010).
El objetivo final es usar esto como parte de un sistema de bloqueo por láser que usa modulación de frecuencia, pero por...
Estoy implementando una matriz sistólica para un proyecto, cada elemento de procesamiento (PE) contiene muchos multiplexores en cascada debido a la resta del valor absoluto y al operador condicional, el código se parece a algo como esto:
reg[1...
Estoy haciendo un banco de pruebas en Verilog donde llamará diferentes casos de prueba de diferentes módulos, cada módulo, un caso de prueba / tarea.
Soy un principiante en la realización de testbench, ¿puedo saber dónde debo crear una instancia...
Estoy teniendo un problema aquí, no puedo compilar este código. Es un escáner de teclado 4x4 con un debouncer de 20ms. Da error "Error: 'col' no ha sido declarado"
¿Alguna sugerencia?
module keyboardScanner (input clk, input wait20, ,input [3:...
El informe es:
Iniciado: "Simular un modelo de comportamiento".
Cantidad de CPU detectadas en este sistema: 2
Activación de subprocesos múltiples, número de trabajos de subcompilación en paralelo: 4
Comenzando la elaboración estática...
Pregunta:
¿Sería posible y factible para un principiante utilizar Verilog HDL y una placa Altera DE2 para leer la entrada del ADC HX711 de un sensor de peso (ver más abajo), y si es así:
¿Qué tipo de datos estoy leyendo?
¿Dónde / cómo...