Quiero comparar dos matrices multidimensionales con cada elemento de una matriz con la otra matriz. ¿Cuál es el procedimiento para hacerlo posible?
timescale 1ns / 1ps
///////////////////////////////////////////////////////////////////////////...
Tengo la tarea de diseñar un contador de anillo en verilog usando el operador de cambio. Aquí está el código hasta ahora junto con el banco de pruebas:
module ring (
input wire [3:0] data,
input wire clk,
input wire rst,
input wire load,
outp...
Estoy intentando asignar un bus paralelo de 12 bits a un registro de 12 bits. He reducido el problema a esta asignación literal pero, al igual que en el caso anterior, solo se escribe el primer bit en cualquier cosa cuando compruebo la salida. H...
Soy nuevo en FPGA. Mientras hacía cálculos, descubrí que no puedo ingresar el número en tiempo real a FPGA. Mi instructor me dijo que escribiera mis números (o datos) en un archivo de texto en la PC y que los transfiera a FPGA en tiempo real a t...
Tengo un circuito combinacional y me gustaría encontrar su ruta crítica en el compilador de diseño. Esencialmente, quiero saber cuánto reducirá la lógica combinacional la frecuencia de reloj máxima del diseño secuencial más grande.
Para este p...
Me gustaría crear un módulo que pueda cambiar el valor de un registro que se le pasa (+/- 1) usando un puerto de entrada. Escribí esto:
module tune(
input clk,
input read,
input [15:0] x,
inout [15:0] y,
input plus,
inp...
Así que acabo de comenzar a desarrollar con una mini placa Altera Cyclone II EP265 , y estoy teniendo algunas problemas para obtener un programa que produzca el funcionamiento de "y" y "o" de tres entradas.
El proyecto completo de Quartus II...
Tengo un flujo de entrada en serie que ha dejado los datos en posición del reloj, y los datos correctos están en el margen del reloj.
Me gustaría sincronizar y llevarlos a la posición del mismo reloj.
Podría hacerlo usando otro reloj con e...
Tengo un reloj muy rápido llamado CLOCK_50 que me gustaría reducir la velocidad mediante el uso de un divisor de reloj. La salida es clock . También quiero usar un sincronizador de dos etapas para un puerto de reinicio asíncrono...
Estas dos declaraciones se utilizan con bastante frecuencia para configurar los relojes en los bancos de pruebas:
initial
begin
clock = 1'b0;
forever #5 clock = ~clock;
end
always
begin
clock = 1'b0;
#5 clock = 1'b1;
#5;
end
¿H...