¿Por qué solo obtengo 00? Debería obtener un contador en el borde positivo del reloj. ¿Cómo lo corrijo?
El contador síncrono de 8 bits que usa T Flip-Flops y AND Gates Considere el circuito en la Figura 1. Es un contador síncrono de 4 bits qu...
Soy nuevo en el desarrollo de FPGA y en verilog y actualmente estoy trabajando en un proyecto que involucra el envío de material a la pantalla a través del puerto VGA. Solo tengo acceso a la placa FPGA real cuando estoy en clase, pero también me...
Tengo un módulo simple que divide filas entre diferentes motores. En este módulo, row_start_r es un registro que es un contador que omite la cuenta por un desplazamiento específico y, finalmente, se escribe en un FIFO. El siguiente código funcio...
Estoy usando verilog en la herramienta de diseño VIVADO (XILINX), en simulación (post-síntesis y post-implementación) de mi diseño. Estoy recibiendo un noise (< em> Alta frecuencia (incluso mayor que el reloj real de la placa) cerca de ambo...
Estoy haciendo mi proyecto de término, en el que tengo una memoria, que puede ser cambiada por el usuario. La especificación es que siempre que se active el restablecimiento, los datos en este registro deben restablecerse a todos los ceros.
P...
Actualmente estoy diseñando un procesador en un Altera DE0 Nano y descubrí que el consumo de energía de mi diseño se puede calcular con esta ecuación:
P = C * V ^ 2 * (a * f)
donde P es el consumo de energía / seg, C es la capacitancia, V es...
Este es el módulo superior que combina el registro de desplazamiento circular, el multiplexor y el sumador.
'timescale 1ns / 1ps
module top(
input CLK,
input [9:0] imgPixel,
output [15:0] WORD_OUT
);
integer j;
reg imgPixBit;
wire [15:0...
Después de arreglar mi contador ascendente, tengo problemas para escribir el código verilog estructural para un contador asíncrono de abajo de 4 bits usando D Flip Flops.
Aquí está el código D Flip Flop (que fue probado y funciona):
modul...
Siempre he usado VHDL y ahora necesito usar Verilog, así que estoy aprendiendo Verilog. . .
¿Cómo puedo definir y usar el tipo de datos definidos por el usuario en Verilog para máquinas de estado?
para, por ejemplo: en VHDL escribiría algo...