Estoy tratando de sintetizar un bloque lógico combinacional en verilog usando Xilinx Vivado. Estoy tratando de reducir el número de cortes y aún intento encontrar la ruta crítica del circuito.
Muchas soluciones indican que el análisis de tiem...
quiero hacer un contador que aumente por el valor de sus entradas, pero hice el banco de pruebas y la salida es indeterminada, xxxx.
¿Puede alguien decirme si hay algún error en este código?
//Count
module count(clk,
rst, val, coin...
Estoy tratando de sintetizar alrededor de 3000 módulos diferentes. Los códigos de verilog para estos se generaron utilizando un código de python.
¿Es posible automatizar la síntesis y compilar los resultados, como el número de LUT utilizados...
En mi diseño, quería usar varios contadores con diferentes valores iniciales al reiniciar. Por lo tanto, definí el módulo contador de la siguiente manera:
module my_counter #(parameter int INIT_VALUE = 0)
(
input clock, reset,...
Estoy tratando de entender cómo funciona un módulo maestro I2C (en Verilog).
He encontrado en Github este módulo, que no parece demasiado complejo.
enlace
Tiene una entrada llamada open_drain que siempre se encuentra en un nivel alto e...
Quiero usar los componentes lpm_dff en mi diseño. Puedo compilar el código sin problema en modelsim , pero cuando intento simular mi banco de pruebas recibo este error. También agrego la biblioteca lpm cuando simulo el banco...
Ejemplo muy simple con el que estoy atascado. Quiero que el diseño escrito en Verilog devuelva un año definido en la fuente como formato de 16 bits al mundo exterior con dos bytes.
'define MY_YEAR 16'd2017
entonces necesito dividir de alg...
Si tengo un diseño que ha leído el reloj y el reloj de escritura, y quiero que funcione en los siguientes escenarios:
reloj de lectura más rápido y reloj de escritura más lento
reloj de lectura más lenta y reloj de escritura más rápido...
(Supongamos que Mux4Way ya se ha implementado)
/**
* 4-way 16-bit multiplexor:
* out = a if sel == 00
* b if sel == 01
* c if sel == 10
* d if sel == 11
*/
CHIP Mux4Way16 {
IN a[16], b[16], c[16], d[16], s...
Estoy diseñando un registro de desplazamiento. Tiene una señal de control llamada RD que es asíncrona (por lo que no puedo usarla dentro del bloque de procedimiento), el punto completo es mi registro de desplazamiento de n-1 bit es el valor de l...