Soy un principiante en la programación de FPGA. Acabo de comenzar a programar una placa Atlys Spartan 6 y hasta ahora he escrito un programa para parpadear los LED en un patrón de contador.
Ahora estoy tratando de enviar la señal de reloj a l...
Quiero un sistema con dos entradas, sel y in , y al menos dos salidas channel A y channel B . Aquí hay algunos pseudocódigos de lo que me gustaría implementar:
if sel == 1 {
channel_A = in;
float_pin(channel_B); /...
Quiero crear un prototipo basado en FPGA para video sin comprimir a través de una conexión inalámbrica con una caja que es transmisor y otra un receptor (para mostrar). La velocidad del transceptor para video HD (1080) es 3-4Gbps. Pero necesitar...
Estoy usando System Generator y me gustaría generar un archivo .bit para cargar en mi FPGA. ¿Alguien sabe cómo generar un archivo .bit con SG?
Gracias.
Estoy interesado en usar un STM32 para flashear un archivo soft o pof en un Cyclone IV FPGA. El sof / pof se almacenará en la memoria flash SPI, y el plan es utilizar el STM32 como programador. No he podido rastrear ningún proyecto que haga esto...
Encontré una pregunta de entrevista interesante para el ingeniero de FPGA en línea: Implementar un contador con Mux , así que decidí intentar hacer eso. Intenté mantenerlo simple y así implementar un contador con dos bits, para que solo pueda c...
Tengo un simple componente de divisor de reloj basado en registro que puedo ingresar cuando no tengo un PLL de repuesto:
library IEEE;
use IEEE.std_logic_1164.ALL;
use IEEE.numeric_std.ALL;
entity div128 is
port(
inclk0 : in std_...
Tengo una pregunta sobre la configuración de restricciones de tiempo en las señales de habilitación.
En mi diseño vhdl utilizo una señal de habilitación, para activar cuando el proceso necesita muestrear mis datos de entrada. La señal de habi...
Los PLLs son bloques duros en silicio. Están conectados a pines específicos para su entrada de reloj y manejan pines específicos para la salida de reloj. Es posible que escojamos un pin "no dedicado" para la entrada / salida de reloj del PLL. Cu...
Estoy realizando mis primeros pasos para diseñar un proyecto FPGA con interfaz NIOS y RS-485. He revisado un montón de tutoriales y libros, pero no he encontrado información útil sobre cómo agregar la interfaz RS-485 en un FPGA con NIOS. Sé que...