Estoy tratando de entender cómo funciona un módulo maestro I2C (en Verilog).
He encontrado en Github este módulo, que no parece demasiado complejo.
enlace
Tiene una entrada llamada open_drain que siempre se encuentra en un nivel alto e...
Estoy un poco confundido acerca de este concepto de asignación predeterminado.
Normalmente, para evitar un latch, deberíamos dar explícitamente un valor a una señal en cada caso.
Por ejemplo:
-- Assuming a is std_ulogic and b is std_ulogic_vec...
Tengo dos señales entrantes con las que quiero probar la coincidencia. Pero, primero quiero retrasar todas las señales de un canal en el período en el que se envían las señales (2 ms) y comparar la coincidencia de esta manera. Básicamente, quier...
Esto puede sonar como una pregunta realmente tonta, pero estoy tratando de averiguar cómo debo guardar una placa de Parallella la placa que siempre está ejecutando un servidor Linux y está físicamente conectada a un enrutador.
Ahora mismo l...
Estoy trabajando en el diseño de una placa de prueba que involucre tanto el procesamiento de señales basado en FPGA (Xilinx-Kintex 7) como en DSP (Tiger Sharc) .
Ahora el usuario final desea acceder a las opciones de programación / configur...
Se recomienda que no se use la retroalimentación en un circuito combinado y la razón es bastante clara porque el retraso de la salida que se alimenta a la entrada causa un mal funcionamiento.
Sin embargo, la celda ACT-1 de ACTEL (vea la Fig....
Estoy tratando de decidir si la terminación de salida programable interna (UNTUNED_50) del espartano XC6SLX45-2CSG324I es suficiente para nuestro diseño, o se necesita una terminación externa.
Las trazas desde el pin fpga (controlador) al I...
Si estoy en lo cierto, las tablas de búsqueda de FPGA suelen tener una salida, ¿son las estructuras de enrutamiento las que se usarían para duplicarlas? ¿No se confundiría con los requisitos de voltaje de entrada para otras LUT?
Actualmente estoy trabajando en un proyecto sobre E / S con FPGA. Estoy usando el cable TTL-232R-3v3 para la comunicación en serie entre mi computadora portátil y DE0-nano. Quiero saber si es posible enviar una señal por cable RX a FPGA e ilumin...
Estoy programando usando VHDL, y tengo un problema al procesar una señal entrante cuando intento verla solo durante un período de tiempo específico.
Digamos que tengo una señal entrante, GPIO.
En un proceso (activado por un reloj de 50 MHz...