Tengo un netlist precompilado (creado por Xilinx ISE 14.7), que se importa a Vivado 2015.4 y se usa en síntesis para ensamblar mi diseño completo. Vivado informa de rutas sin restricciones para la lista de redes importada.
De acuerdo con la...
Estoy usando Vivado 15.2 en Linux con un FPGA Zynq. Mi diseño contiene un solo núcleo de Integrated Logic Analyzer (ILA) con algunas señales conectadas a él. Los trabajos de descarga encuentran y el administrador de hardware carga la vista del p...
Estoy trabajando en el prototipo de un circuito que realiza un proceso de adquisición y preprocesamiento de datos en un FPGA ( Mojo Board ). Después de preprocesar rápidamente necesito llevar los datos a la PC. Para eso quiero usar un mini módu...
Estoy intentando reenviar una señal de reloj global a un pin de salida. Estoy utilizando una placa de evaluación Spartan SP601, LX16CSG324. Consulte el final de este segmento de código. Estoy usando un oscilador diferencial de 200 V LVDS 200 MHz...
Estoy tratando de calcular la Transformada Rápida de Fourier (FFT) de 16 datos de entrada en paralelo y, por lo tanto, me gustaría recuperar 16 datos de salida en paralelo. El tamaño de transformación de mi proyecto es N = 16.
Más específicam...
Estoy creando un diseño utilizando el FPGA de la serie Altera Stratix V GX. Para la comunicación del dispositivo host estamos utilizando la interfaz PCIe x8.
La interfaz en sí misma ocupa 3,058 ALM (de los 234,720 disponibles).
Con 1 copia...
He diseñado una tarjeta Xilinx Spartan-6 PCI con interfaz de configuración SPI (consulte la Figura 2-12 de la guía del usuario de ug380.pdf). Puedo programar el flash de serie a través del cable JTAG, también puedo modificar / programar el flash...
Tengo una placa DE0 Altera con un Cyclone III FPGA de mi clase VHDL, y quiero aprender a usarla en un dispositivo independiente. En este momento tengo una Raspberry Pi y quería probar a usar esos dos juntos, pero el problema es que la forma en q...
En mi Xilinx Zedboard, inicié Linux desde una tarjeta SD y luego ejecuté una aplicación Linux (escrita en C) desde la tarjeta SD. Esta aplicación creó un servidor utilizando sockets que devolverían lo que se le envíe. ¿Es esto posible en un FPGA...
Busqué en mi hoja de datos de FPGA y descubrí que no hay resistencias de pull-up / down en sus pines (solo un pull-up pero que deben estar habilitados). Entonces, cuando enciendo mi circuito, durante una "gran" cantidad de tiempo todos los pines...