Estoy trabajando en XAPP495 en el tablero de Digilent Atlys con ISE 14.7
Quiero ejecutar y probar "vct_demo" que viene con el XAP 495. Intenté compilarlo (con ISE 14.7) y fallí debido a los siguientes errores:
ERROR: PhysDesignRules: 2502 - P...
Me gustaría preguntar si alguien podría ayudarme con algunos cierres en mi diseño. Estoy trabajando con un núcleo de cifrado aes tomado de los sistemas de apertura y he descrito en vhdl el sistema circundante para introducir y obtener los datos...
Actualmente estoy diseñando un procesador en un Altera DE0 Nano y descubrí que el consumo de energía de mi diseño se puede calcular con esta ecuación:
P = C * V ^ 2 * (a * f)
donde P es el consumo de energía / seg, C es la capacitancia, V es...
Estoy tratando de encontrar el consumo de energía de mi código vhdl. Voy a utilizar el estimador de potencia en xilinx 9.2. ¿Los resultados del análisis de potencia varían en xilinx 9.2 y xilinx 14.7 ??
¿También xilinx proporcionará resultado...
Estoy tratando de hacer el sistema de secuencias como la imagen, estoy seguro de que es simple pero no recuerdo la "puerta" de esto.
EsterelojcondseusaráparaenviarbitsenUART.regcond;always@(posedgeclkornegedgeclk)beginif(enable==1)beginif(cl...
Estaba desarrollando un modulador BPSK con un AD9852. Como AD no parece ofrecer ninguna forma de simular funcionalmente sus IC de DDS, de repente me veo en la necesidad de cambiar para una arquitectura FPGA. No he trabajado con un FPGA o VHDL to...
Quiero desarrollar una aplicación que pueda obtener y almacenar dos valores de entrada y luego generar los dos valores almacenados. E.g .: La cadena de entrada es "John". La aplicación debería obtener "J" de user_w_write_8_data y almacena...
Estoy tratando de hacer funcionar un receptor UART simple y estoy cerca, pero recibo valores ligeramente off (algunos bits se desplazan un par de lugares desde donde deberían estar).
Basado en esta respuesta. Intenté ejecutar RX a través de...
Ahora estoy ocurriendo un problema de daño de pin FPGA.
Uno de mi pin es el hardware conectado a una señal de 1.8V que se activará / desactivará ocasionalmente, mientras que el puerto no está conectado a ninguna otra puerta lógica en mi FPGA,...
Actualmente estoy aprendiendo VHDL y, para simular el código que escribo, descubrí GHDL (código abierto), que aún no he probado, pero creo que hace lo que hay que hacer.
Para sintetizar el código VDHL en cualquier FPGA, ¿hay alguna herramient...