Suponga que quiero tener una señal sinusoidal continua como entrada a mi código VHDL. Los valores serán de tipo float ya que tomarán valores no enteros, por ejemplo: 10.5 mA.
¿Cómo administro estos números en mi código VHDL?
He intentado u...
Me preguntaba si los datos de salida del XADC en la placa Basys 3 son síncronos.
Es decir, ¿puedo usar el indicador EOC (Fin de conversión) como reloj para otros módulos y esperar que sea una señal periódica?
Estoy en duda porque recientem...
Estoy usando una plataforma ARM + FPGA para capturar señales B2a (BeiDou o COMPASS) y determinar la posición del usuario, la velocidad y el tiempo preciso (PVT). La frecuencia C / A de B2a es de 10.23MHz. Si mi frecuencia de muestreo es 20.46MHz...
¿Qué influye en el enrutamiento en el consumo de energía estático / dinámico en el diseño de FPGA?
Quiero saber que, ¿el enrutamiento diferente produce un consumo de energía diferente?
Estoy buscando usar un FPGA en línea con una transmisión HDMI no encriptada para inyectar una superposición en la pantalla. La resolución mínima y la velocidad de fotogramas que me gustaría admitir es de 1080p a 60Hz.
Mi idea para hacer este...
Estoy diseñando un circuito que usa Simulink para generar VHDL para ser quemado en un FPGA.
El modelo de Simulink funciona bien en Simulink, sin embargo, cuando intento compilar el código VHDL utilizando Quartus II, aparece el siguiente error:...
Estoy trabajando en un proyecto educativo para jugar con las redes de computadoras y la comunicación.
No usaré ningún protocolo de red oficial y estoy de acuerdo con eso.
Me gustaría construir una especie de conmutador de red que tenga la...
Uso un bus SPI desde la CPU a dos FPGA con diferentes señales CS (es decir, individuales).
La CPU y el primer FPGA están encendidos, y el segundo FPGA no tiene alimentación.
Cuando envío señales SPI a ambos FPGA, la segunda FPGA (sin alime...
Tengo el siguiente diseño y necesito insertar la etapa de la tubería entre los componentes A y B (el diseño no cumple con las restricciones de tiempo en Quartus II debido a la larga ruta de datos entre ellos) ..
El registro simple no fu...