Los PLLs son bloques duros en silicio. Están conectados a pines específicos para su entrada de reloj y manejan pines específicos para la salida de reloj. Es posible que escojamos un pin "no dedicado" para la entrada / salida de reloj del PLL. Cuando elegimos los pines "no dedicados", el instalador utilizará el recurso de enrutamiento para encaminar el pin al PLL.
Puedo ver que Quartus genera una advertencia si no utilizamos un pin de reloj dedicado para entrada o salida. El mensaje generalmente indica que habrá un peor rendimiento de jitter. No está claro si este es un problema real.
En este caso, hay un controlador de memoria DDR3 alimentado por la señal del reloj. ¿Cómo puedo saber si puedo evitar usar un pin de reloj no dedicado para el reloj utilizado por el PLL interno del controlador de memoria?