¿Cómo puedo saber si no usar la entrada de reloj dedicada FPGA para un pin PLL es malo para mi diseño?

1

Los PLLs son bloques duros en silicio. Están conectados a pines específicos para su entrada de reloj y manejan pines específicos para la salida de reloj. Es posible que escojamos un pin "no dedicado" para la entrada / salida de reloj del PLL. Cuando elegimos los pines "no dedicados", el instalador utilizará el recurso de enrutamiento para encaminar el pin al PLL.

Puedo ver que Quartus genera una advertencia si no utilizamos un pin de reloj dedicado para entrada o salida. El mensaje generalmente indica que habrá un peor rendimiento de jitter. No está claro si este es un problema real.

En este caso, hay un controlador de memoria DDR3 alimentado por la señal del reloj. ¿Cómo puedo saber si puedo evitar usar un pin de reloj no dedicado para el reloj utilizado por el PLL interno del controlador de memoria?

    
pregunta quantum231

1 respuesta

1

Suponga que el enrutador ejecuta esa referencia de entrada de reloj junto con algunas señales FPGA de 2.5 voltios que hacen la transición en 50 picosegundos, y la distancia paralela es de 1 mm y la separación es de 1 micra. Supongamos que la constante dieléctrica Er es 5.

Deje que el reloj de referencia sea de 10MHz con bordes de 1 nanosegundo, y también un giro de 2.5 voltios.

¿Cuánto jitter se creará? O bien, otra forma de pensar, en el cruce por cero de la entrada de 10MHz, la cantidad de interrupciones en el tiempo ocurrirá. Suponga que la línea del reloj de entrada tiene una capacitancia total de 10pf.

Simplemente calculamos la capacitancia de acoplamiento entre las señales lógicas de picosegundos de 2.5v 50 y el reloj de 10MHz con su 10pF, modelando los dos condensadores en serie como un divisor de voltaje.

Primero: ¿cuál es la capacitancia? Use el modelo de placa paralela, suponga que las placas son de 1 mm por 1 micra, y el espaciado de la placa también es 1 micra. C = Eo * Er * Área / Distancia. Elegimos ignorar cualquier flecos.

C = 5 * 9 e-12pF / meter * (1 milímetro * 1u) / 1u

C = 45 * 1e-12 * 1e-3 = 45 femtoFarad = 0.045 pF

La relación de división de voltaje es de 0.045 pf / 10pF, o 1/222.

El voltaje alterado en el cruce por cero es 2.5v / 222 ~~ 10 miliVolts.

Usando Tjitter = Vnoise / SlewRate, tenemos

Tj = 0.01volts / 2.5v por 1nS = 1nS * 0.01v / 2.5 = 1nS * 1/250

Tj = 4 picoSeconds

¿Es 4picoSeconds of deterministic Jitter un problema?

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas