Mirando la página 18 de la especificación JEDEC en LPDDR2
LPDDR2-S2 también utiliza una arquitectura de doble velocidad de datos en los pines DQ para lograr una operación de alta velocidad. La arquitectura de doble velocidad de datos e...
Algunas placas de desarrollo tienen múltiples chips DDR4. ¿Implica que tales tableros tienen múltiples controladores DDR y se puede acceder a la memoria en paralelo?
Por ejemplo, este foro: enlace tiene 4 chips DDR4.
Gracias
Tengo un problema con la medición de error acumulativa del período de reloj LPDDR2 tERR (11-50per) pero la medición de longitud más corta está bien con algún margen. Estoy buscando alguna causa o consejos para entender o solucionar este problema...
Si vemos que la tecnología de actualización de DDR se explica a continuación, el reloj interno de todos los DDR está configurado en 200 MHz.
DDR
Por ejemplo, DDR-400
El bus de datos de frecuencia eficiente es 400 MHz
La velocidad de...
Se está produciendo un error bastante nuevo y explotable en algunas DRAM DDR3 llamadas el "martillo de fila" en el que es posible bitear las celdas de memoria. Entiendo cómo funciona el exploit, pero no el problema eléctrico que lo genera. En W...
Tengo curiosidad por saber cómo una empresa en particular, Gigabyte, asegura sus placas madre de servidor
para ejecutarse a la frecuencia de memoria máxima admitida incluso cuando hay dos o tres módulos DIMM por canal (por supuesto, estamos habl...
Estoy buscando lineamientos sucintos pero correctos para evaluar un diseño de PCB de memoria DDR3. Sé que la concordancia de la longitud del trazado, a través del estilo y la perforación vertical, y el agrupamiento de señales, son importantes. S...
Estaba leyendo la especificación LPDDR2 hoy por curiosidad. Mientras exploraba la especificación, sentí curiosidad por "¿cómo podría uno hipotéticamente diseñar un LPDDR2 PHY de trabajo mínimo en papel / para simulación, tal vez para lanzarlo co...
¿Qué es la nivelación del software DDR?
¿En qué se diferencia de DDR2 y DDR3?
¿Por qué es necesario e importante?
¿Hay una nivelación de hardware?
He encontrado alguna explicación aquí sobre DDR3 y uno general aquí ¡pero no está...
esto se trata de la corrupción de datos de la memoria DDR y no de la dirección de STUCK o las líneas de datos. Si tenemos un buen DDR sin problemas de memoria y realizamos muchas escrituras y lecturas, ¿qué tipo de error es más prominente?
0...