Mi objetivo es leer siete matrices flotantes de 512X512 desde la tarjeta SD a la memoria DDR (paso ya realizado con cada matriz que ocupa alrededor de 1Mb), luego pasarlas de DDR a mi bloque IP personalizado (estoy haciendo esta transición con B...
Estoy empezando a aprender sobre la administración de energía, y me pregunto, ¿puede apagar un módulo DDR en un bus de memoria mientras otros aún están en uso? ¿O es que la integridad de la señal mangle en el bus? Supongo que está bien apagar un...
¿Alguien puede explicar cuál es la diferencia en la técnica ODT y ZQ utilizada en DDR2 y DDR3?
¿Qué método es muy útil para la terminación DDR2? ¿ODT o terminación paralela externa?
Saludos,
M.Arun kumar
Tengo una pregunta sobre el enrutamiento de rastreo DDR4 en la placa principal del servidor.
Para señales de reloj y DQS, ¿se consideran ambas señales diferenciales?
Revisé el Intel PDG; muestra que hay dos especificaciones para el control...
Estoy realizando un proyecto en el que utilizo interfaces DDR para transmitir y recibir datos entre diferentes FPGA. El transmisor FPGA enviará datos a 125 MHz y el receptor utilizará 250 MHz para muestrear los datos recibidos.
Para el proyec...
Por definición, tRAS es el retraso mínimo desde que se activa una fila en particular en un banco hasta que se puede cerrar con un comando PRE.
He visto reclamos varias veces que tRAS debería ser > tRCD + tCAS. También he visto que las part...
Considere el siguiente circuito, que multiplexa las entradas d0 y d1 a la salida y en un ciclo de reloj (es decir, doble velocidad de datos, DDR).
simular este circuito : esquema creado usando CircuitLab
Que pued...
Dada la necesidad de un solo bloque de memoria DDR3 de 2G × 32 bits, ¿cuál sería la configuración ideal y por qué?
A: Dos circuitos integrados de memoria de 2G × 16 bits
o
B: Dos circuitos integrados de memoria de 1G × 32 bits
Creo q...
Tengo una pregunta sobre la secuencia de entrenamiento de DDR4 y espero que alguien me pueda dar algo de información.
Como sé, habrá una secuencia de entrenamiento en el arranque del sistema.
(En mi sistema, se llama entrenamiento 1D / 2D, no...
Tengo una SDRAM Micron (MT16KTF1G64HZ-8GB). El tamaño de la memoria es de 8GB. Hice algunas calucaciones y 8GB de datos significa 2 ^ 36 bits de capacidad. Ahora cuando miro en la hoja de datos de Micron, la dirección de la fila tiene 16 bits de...