Mi objetivo es leer siete matrices flotantes de 512X512 desde la tarjeta SD a la memoria DDR (paso ya realizado con cada matriz que ocupa alrededor de 1Mb), luego pasarlas de DDR a mi bloque IP personalizado (estoy haciendo esta transición con Bloque DMA AXI), normalícelos dentro del bloque IP personalizado y luego envíelos a la memoria DDR (también con el bloque DMA AXI).
Bueno, estoy haciendo mi bloqueo de IP personalizado en Vivado HLS y siguiendo los pasos que he visto en en este manual de Xilinx (que será la forma ideal de hacerlo desde Xilinx). Funciona para una matriz de 32x32.
¡Pero desafortunadamente, al aumentar las dimensiones de la matriz a 512x512, incluso haciendo solo una multiplicación por 2.0 de cada parámetro de la matriz, la utilización de BRAM_18K es del 365%!
¿Qué puedo hacer para reducir brutalmente el% de los recursos utilizados? Tendré que hacer muchas operaciones a las matrices dentro del bloque de IP personalizado y si una simple multiplicación por 2.0 usa 365% de BRAMs, una solución que disminuya la cantidad de este ejemplo a 80/90% no es suficiente. Lo que estoy buscando es una solución que establezca la utilización de BRAM en alrededor del 5% en este ejemplo.