¿Cómo podría diseñarse un LPDDR2 PHY?

3

Estaba leyendo la especificación LPDDR2 hoy por curiosidad. Mientras exploraba la especificación, sentí curiosidad por "¿cómo podría uno hipotéticamente diseñar un LPDDR2 PHY de trabajo mínimo en papel / para simulación, tal vez para lanzarlo como un diseño de código abierto?"

Según esta esta respuesta , los aspectos internos de cómo funciona LPDDR2 son confidenciales. Además, de acuerdo con este artículo , la mayoría de los diseñadores de SoC hoy en día usan un DDR PHY IP (LP). Por lo tanto, es poco probable que se encuentren en línea esquemas de chips de memoria e internos de PHY. Sin embargo, me imagino que hay personas que navegan en EE.SE y que sabrán sobre el diseño de PHY, y que algunas técnicas de diseño no son específicas de (LP).

¿Existe literatura sobre cómo se podría diseñar un PHY de memoria a nivel esquemático (incluyendo simulación y DRC), o técnicas generales sobre cómo diseñar un DDR PHY (LP)?

Si no a la pregunta anterior, reduciré el alcance a mis preguntas inmediatas sobre LPDDR2, usando la especificación como referencia.

  • El LPDDR2 especifica que todas las E / S de nivel lógico son relativas a una V_ref (página 160), y que el controlador de memoria genera voltajes relativos a V_ref para indicar un valor alto o bajo, incluso si V_ref está fuera de especificación. ¿Cuál es la razón (comportamiento analógico) detrás de esta decisión de diseño? ¿Cómo generaría una PHY estos voltajes (un simple amplificador de suma?)?

  • LPDDR2 requiere que los voltajes de suministro siempre obedezcan ciertos requisitos (página 26), como que los rieles de voltaje no sean más de 100 mV entre sí. ¿Qué comportamiento analógico dentro de una memoria LPDDR requeriría este comportamiento, incluso durante la fase de encendido, cuando es probable que los voltajes sean erráticos? ¿Los circuitos dentro del controlador o del chip de memoria podrían hacer cumplir estos requisitos?

  • ¿Se pueden analizar / crear los circuitos de generación / regulación de nivel de voltaje como se describe en los dos puntos anteriores con aproximaciones de lápiz y papel, o son los efectos analógicos requeridos para cumplir las condiciones demasiado precisos para ser analizados razonablemente? papel (por lo tanto, requiere un simulador)?

pregunta cr1901

1 respuesta

-1

Aquí hay un cierre CML para pensar

simular este circuito : esquema creado usando CircuitLab

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas