Por qué todo el reloj interno del DDR (DDR, DDR2, DDR3) se ajusta a 200MHz

Un dispositivo de memoria DDR consta de dos componentes distintos:

1: una serie de matrices de memoria compuestas principalmente por condensadores, que se escriben y se leen mediante un amplio banco de amplificadores diferenciales. Esto es fundamentalmente un circuito analógico, sorprendentemente.

2: un búfer de interfaz, que permite que cientos o miles de bits individuales producidos por un solo ciclo de lectura de matriz de memoria se conecten a un número razonable de líneas de datos al Northbridge o CPU. Se necesitan varios ciclos en la interfaz externa para transmitir los datos en el búfer.

En general, el tamaño de la característica de la tecnología de semiconductores disminuye con el tiempo a medida que se refina la tecnología de fabricación. Esto tiene diferentes efectos en los dos componentes anteriores.

Para la matriz de memoria, los amplificadores diferenciales se vuelven más sensibles y los capacitores individuales se vuelven más pequeños. Esto permite construir una matriz más grande en la misma área del troquel, leyendo más bits por ciclo. Sin embargo, la velocidad de la matriz sigue siendo aproximadamente la misma.

Para el búfer de la interfaz, algunas de las rutas de datos se vuelven más cortas y, por lo tanto, más rápidas, los cambios de voltaje requeridos se reducen, y ahora hay espacio para una mejor corrección de desviación, recuperación del reloj, etc. y presupuesto del área. La memoria RAM DDR original simplemente transmitía datos en los bordes ascendentes y descendentes de la señal del reloj, en lugar de solo en el borde ascendente como lo hacía la SDRAM. Las versiones más recientes efectivamente también multiplican la señal del reloj básico.

Esta "señal de reloj básica" por lo general funciona a alrededor de 200 MHz en los productos principales de cada generación, aunque también hay disponibles dispositivos más rápidos y más lentos. En el DDR original, un reloj de 200 MHz significaba 400 MT / s, y a menudo se describía como 400 MHz (o DDR-400), aunque la señal de frecuencia más alta es en realidad 200 MHz. En DDR2, el reloj básico se duplica utilizando un PLL en ambos extremos de la interfaz, por lo que la velocidad real del reloj es de 400MHz y hay 800 MT / s. En DDR3, el reloj se cuadruplicó y en DDR4 se cuadruplicó, lo que en general da 3200 TM / s en la actualidad. Como puede imaginar, el tiempo relativo a los bordes del reloj debe controlarse con mucho cuidado.

Dado que las matrices de memoria en sí no han cambiado mucho en velocidad, estas velocidades de interfaz más altas vienen con cifras de "latencia estroboscópica de columna" (CL). Estos describen cuántos ciclos de transferencia transcurren entre proporcionar la dirección y recibir los datos, y se utilizan para adaptarse a la velocidad limitada de las matrices de memoria en relación con el bus de interfaz.

Una de las cosas que el reloj básico controla más o menos directamente, en lugar de a través de un PLL, es el ciclo de auto-actualización de las matrices de memoria. El uso de condensadores para almacenar bits es muy eficiente en cuanto al espacio, pero la carga se filtra fácilmente y debilita la indicación en unas pocas decenas de milisegundos, por lo que los arreglos de memoria deben recorrer su contenido constantemente, leerlos y reescribirlos para garantizar siguen siendo válidos.

Debido a que DDR es acerca de la interfaz externa del dispositivo de memoria, solo y solo acerca de ello.

Internamente, SDR SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM y DDR4 SDRAM tienen (casi) la misma matriz de memoria dinámica construida alrededor de los condensadores y distinta en el silicio responsable de la interfaz (consume una parte significativa de la interfaz general). área de chip) y en el volumen de la matriz.

Hasta hoy, los dispositivos de memoria dinámica evolucionaron en el rendimiento de la interfaz (Gbps), el proceso de fabricación (nm) y el consumo de energía (voltios), pero no en la velocidad de la matriz interna, es decir, la propia memoria, que se mantiene (casi) el mismo principio desde SDR SDRAM.