Mirando la página 18 de la especificación JEDEC en LPDDR2
LPDDR2-S2 también utiliza una arquitectura de doble velocidad de datos en los pines DQ para lograr una operación de alta velocidad. La arquitectura de doble velocidad de datos es esencialmente una arquitectura de captación previa 2n con una interfaz diseñada para transferir dos bits de datos por DQ en cada ciclo de reloj en los pines de E / S. Un solo acceso de lectura o escritura para el LPDDR2-S2 consiste efectivamente en un solo 2n-bit de ancho , una transferencia de datos de ciclo de reloj en el núcleo interno de SDRAM y dos correspondientes de n bits de ancho, la mitad de transferencias de datos de ciclo de reloj en los pines de E / S.
LPDDR2-S4 y LPDDR2-N también usan una arquitectura de doble velocidad de datos en el DQ pins para lograr un funcionamiento de alta velocidad. La doble tasa de datos. La arquitectura es esencialmente una arquitectura de captación previa 4n con una Interfaz diseñada para transferir dos bits de datos por DQ en cada ciclo de reloj en los pines de E / S. Un solo acceso de lectura o escritura para el LPDDR2-S4 y LPDDR2-N consiste efectivamente en un solo 4n bit de ancho , un reloj ciclo de transferencia de datos en el núcleo interno de SDRAM / NVM y cuatro las transferencias de datos correspondientes de n bits y medio ciclo de reloj en el Pines de E / S.
Estoy tratando de averiguar la diferencia entre S2 y S4. ¿Significa esto que con un reloj de 266MHz del procesador, S2 solo es capaz de transferir 533Mbps mientras que S4 puede transferir 1066Mbps a esa misma frecuencia?
EDITAR: También encontré esto en la página wiki sobre buffers de captación previa .
La profundidad del búfer de captación previa también se puede considerar como la relación entre la frecuencia de la memoria central y la frecuencia de E / S. En un 8n La arquitectura de captación previa (como DDR3), los IO funcionarán 8 veces más rápido que el núcleo de memoria (cada acceso a la memoria da como resultado una explosión de 8 datawords en las IOs). Así, un núcleo de memoria de 200 MHz se combina con IOs que operan ocho veces más rápido (1600 megabits por segundo). Si la memoria tiene 16 IO, el ancho de banda de lectura total sería 200 MHz x 8 datawords / acceso x 16 IOs = 25.6 gigabits por segundo (Gbit / s), o 3.2 gigabytes por segundo (GB / s). Los módulos con múltiples chips DRAM pueden proporcionar un ancho de banda correspondiente más alto.
Cada generación de SDRAM tiene un tamaño de búfer de captación previa diferente:
El tamaño del búfer de captación previa de DDR SDRAM es 2n (dos palabras clave por memoria acceso) El tamaño del búfer de captación previa del SDRAM DDR2 es 4n (cuatro palabras de datos por acceso a la memoria)