esto se trata de la corrupción de datos de la memoria DDR y no de la dirección de STUCK o las líneas de datos. Si tenemos un buen DDR sin problemas de memoria y realizamos muchas escrituras y lecturas, ¿qué tipo de error es más prominente?
¿Dónde puedo obtener tales estadísticas.
El error "suave" más típico en DRAM consiste en la pérdida de carga por el capacitor de bit. Los condensadores que no estaban cargados para comenzar rara vez reciben alguna carga del aire. Los condensadores cargados pierden su carga de forma natural con el tiempo, y este proceso se acelera por transistores de compuerta defectuosos, rayos cósmicos que cambian tales transistores a estado conductivo e imperfecciones dieléctricas.
Cada vez que un condensador cargado representa un 0 o 1 lógico, se define mediante la implementación de DRAM. Las primeras generaciones de DRAM tuvieron el condensador conectado a tierra y se utilizaron para representar el 1 lógico con un condensador cargado y el cero lógico por uno descargado, por lo que los errores típicos se manifiestan en los que se convierten en ceros:
La DRAM moderna es un poco diferente , con el condensador conectado al potencial VCC / 2 en lugar de suelo:
En las DRAM modernas, se requiere un voltaje de + VCC / 2 a través del condensador para almacenar una lógica; y se requiere un voltaje de -VCC / 2 a través del condensador para almacenar un cero lógico.
Esto hace que los errores de 1 > 0 y 0- > 1 sean igualmente probables, al menos entre muchos chips DRAM. Un chip DRAM en particular aún puede tener diferentes probabilidades de estos errores si el potencial VCC / 2 se interpreta consistentemente como 0 o 1.
Las implementaciones de DRAM anteriores utilizaban esquemas de representación de bits más exóticos (como la codificación de bits de par y desvinculación de manera diferente), pero no puedo encontrar ninguna referencia.