Soy bastante nuevo en diseño electrónico, lo siento mucho si la pregunta es demasiado ingenua.
Necesito construir un pequeño generador de pulsos portátil de 1Hz y conectarlo a un pin de entrada FPGA, configurado en LVCMOS 1.8V. Se supone que...
Estoy tratando de usar algunas de las bibliotecas de vivado integradas para generar dos relojes. Nunca he usado ninguna de las funciones incorporadas antes.
wire clkfb;
wire clk_324p;
wire clk_324n;
wire clk_200p;
wire clk_200n;
MMCME2_BASE#
(...
después de la síntesis en xilinx vivado, recibo la ADVERTENCIA:
[Synth 8-5788] El registro next_state_reg en el módulo example_code se establece y se reinicia con la misma prioridad. Esto puede causar desajustes de simulación. Considere re...
Estoy tratando de construir mi propio programador JTAG usando el Zedboard pero estoy atascado con problemas de hardware.
Para el lado de Zedboard, estoy usando los Pines XADC-GIO0, XADC-GIO1, XADC-GIO2 y XADC-GIO3 como TCK, TDI, TDO y TMS. Re...
Estoy trabajando con el FFT v9.0 core de Xilinx.
La FFT está configurada para usar la arquitectura de E / S de ráfaga Radix-4.
Cuando llego al último elemento de mi señal, configuré s_axis_data_tlast a 1 (mientras transmitía el úl...
Tengo dos preguntas.
En primer lugar, estoy tratando de hacer un contador de 4 bits en Vivado 2014.3. Me he dado cuenta de que cuando intenté simular el código VHDL, las opciones "Ejecutar simulación funcional posterior a la síntesis" y "Ejec...
Me refiero al diseño de alta velocidad con Spartan 6 FPGA.
Mi consulta es, en diseño, tengo dispositivos compatibles con 5V (ADC, memoria FIFO) y quiero interactuar con 3.3V FPGA spartan 6.
Si opto por una resistencia simple, terminación de d...
Estoy implementando el algoritmo IDEA usando VHDL, tengo un problema en mi módulo generador de claves, cuando ejecuto el simulador obtengo valores U en todas las señales, aunque les asigno otros valores.
library IEEE;
use IEEE.STD_LOGIC_11...
Estoy usando el ejemplo predeterminado que se puede encontrar aquí .
La parte del código que me interesa es la siguiente:
#define TEST_BUFFER_SIZE 16
u8 SendBuffer[TEST_BUFFER_SIZE];
u8 ReceiveBuffer[TEST_BUFFER_SIZE];
for (Ind...
Tengo un sistema que utiliza un pulso 3ns para activar algunos circuitos descendentes. Cuando conecto el circuito generador de gatillo directamente al circuito descendente, todo funciona bien. Cuando dirijo la señal a través de un Altera Cyclone...