Tengo dos preguntas.
En primer lugar, estoy tratando de hacer un contador de 4 bits en Vivado 2014.3. Me he dado cuenta de que cuando intenté simular el código VHDL, las opciones "Ejecutar simulación funcional posterior a la síntesis" y "Ejecutar simulación posterior a la síntesis de síntesis" están desactivadas. ¿Tienes alguna idea para habilitarlos o es una situación normal? He mostrado abajo.
Misegundapreguntaestárelacionadaconquecuandointentoagregarunafuente,elbotón"Siguiente" también está deshabilitado. ¿Tienes una idea sobre esto o es una situación normal? He mostrado abajo.
Gracias.