Básicamente, estoy usando una tabla de búsqueda para generar en bcd el cuadrado de un solo dígito bcd.
El problema que tengo es que no está dando la respuesta correcta.
Por ejemplo: el resultado que obtengo por el cuadrado de estos números...
Creé mi propio reloj, ya que necesito un reloj de 2Mhz y el IP del generador del reloj no me deja pasar por debajo de los 6Mhz. Creé un módulo divisor de reloj.
module clock_divider#(parameter HALF_CYCLE_COUNT = 128, COUNT_BITS = 8)
(
inpu...
Estamos intentando automatizar todo el proceso de creación, programación de FPGA y lanzamiento desde Xilinx. Por lo tanto, estaba programando el FPGA usando iMPACT como se menciona en el enlace , pero iMPACT no genera download.bit desde system....
Estoy programando un Spartan 3AN utilizando ISE y me gustaría implementar un código simple que use un Fifo:
Cuando presiono un botón, se envían datos al FIFO y cuando presiono otro botón, se lee el fifo y los datos se envían a los LED ......
Acabo de terminar de escribir un diseño bastante completo en ISE 14.7 dirigido a un dispositivo Virtex7. La simulación de comportamiento (en Isim) toma un tiempo pero funciona perfectamente.
Por lo tanto, intenté pasar al siguiente paso agreg...
Aquí está el código simple de verilog que contiene la señal WR_n. Esta señal (red) no está asignada explícitamente a un LOC (pin) en el archivo .ucf. El diseño se implementa sin errores. Supongo que la red WR_n se asigna automáticamente a un pin...
Consulte esta imagen de la página 113 de esta manual
No entiendo esta tabla. Por lo que puedo decir, tengo de 0010_0000 a 3FFF_FFF de memoria DDR, que es 1 072 693 247 bytes y aproximadamente 1 Gbyte de memoria disponible para escribir en...
Quiero convertir el valor doble de IEEE calculado en mi código a entero.
Por ejemplo, He calculado: X = 64'hxxxxxxxxxxxxxxxx; Ahora quiero usarlo como índice de una matriz como: some_array [X];
¿Cómo puedo hacerlo? ¿Hay algún IP-Core o alg...
Estoy diseñando un circuito sumador de 16 bits simple en Xilinx Spartan 6 FPGA de Digilent. El diseño de Verilog acepta dos entradas de 16 bits A y B y devuelve la suma de 16 bits C = A + B. Estoy ignorando llevar y llevar a cabo.
Quiero envi...
Quiero escribir un código c en mi PC local y subirlo al núcleo ARM en Zed-board para su ejecución. Sé que podemos hacerlo usando JTAG, pero por una razón obvia quiero usar la interfaz Ethernet.
Estaré encantado de explicar más si me faltan la...